Home > Kuliah, Sistem Digital > TSK-205 Sistem Digital (2010)

TSK-205 Sistem Digital (2010)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip) 

email: didik@at@undip(dot)ac(dot)id

Metode pengajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi
Waktu:±14 Minggu (pertemuan)

Deskripsi Kuliah

Dasar-dasar sistem digital: konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika optimal, teknologi implementasi dengan CMOS dan PLD, representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter, serta desain rangkaian sekuensial sinkron/FSM: model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL dan CMOS.

Kuliah TSK205 menjadi landasan untuk mata kuliah lanjut, seperti TSK305 (Teknik Mikroprosesor), TSK307 (Organisasi Komputer), TSK505 (Sistem Digital Lanjut) dan TSK507 (Sistem Embedded).

Pengumuman

  • (14/6/11) Upload Kuliah#8 (update terbaru dari kuliah #8 yang belum terupload)
  • (6/6/11) Upload Kuliah#11 tentang elemen rangkaian sekuensial, yaitu latch dan flip-flop
  • (2/6/11) Upload Kuliah#10B tentang dekoder, demux, enkoder dan konverter kode
  • (28/5/11) Tugas mengerjakan soal-soal Quiz#1-4 dan UTS. Lihat info lebih lengkap
  • (24/5/11) Upload Kuliah#10-A tentang multiplekser (blok rangkaian kombinasional) dan teorema Shannon
  • (10/5/11) Upload Kuliah#9 tentang desain rangkaian fast adder (carry-lookahead adder) beserta tinjauan performansinya. Upload Tugas#4 tentang gerbang XOR, bilangan dan operasi aritmetika
  • (6/5/11) Upload slide#8 tentang representasi bilangan positional, unsigned, signed, fixed-point, floating-point, BCD, ASCII, operasi penjumlahan dan pengurangan, unit penjumlah dan pengurang, rangkaian ripple-carry-adder
  • (30/4/11) Update slide#6: perbaikan kesalahan gambar operasi PMOS, susunan pembahasan untuk level logika digabungkan dengan asumsi
  • (26/4/11) Upload slide#7-a tentang lookup tables, gerbang XOR dan XNOR. Pembahasan teknologi rangkaian terintegrasi secara detail tidak diberikan dalam kuliah ini (akan dibahas di TSK505)
  • (10/4/11) Upload slide#6 tentang teknologi CMOS dan asumsi dalam abstraksi digital
  • (4/4/11) Update slide#4 (K-map, rangkaian multi-keluaran): memperbaiki kesalahan penulisan di hal 23,38,40 dan 41
  • (4/4/11) Upload slide#5 tentang metode tabular Quine-McKluskey dan rangkaian multilevel. Representasi cubical tidak diberikan di kuliah. Buffer dan TG dipindahkan ke kuliah#6
  • (27/3/11) Upload  slide#4 , versi print (4 slide/halaman), tugas#3 tentang peta Karnaugh dan rangkaian multi keluaran
  • (21/3/11) Handout tentang sintesis rangkaian logika telah diupload
  • (18/3/11) Update slide#3: menambah tips untuk menyederhanakan POS dan SOP (Hal. 30)
  • (15/3/11) Perbaikan kesalahan di slide#3: teorema 8b di halaman 7 dan penempatan penjelasan minterm dan maxterm yang tertukar. Update dapat didownload di sini
  • (15/3/11) Kuis#1 untuk kelas R1 diadakan tanggal 25 Maret 2011 dan untuk R2 tanggal 22 Maret 2011
  • (14/3/11) upload slide#3:Aljabar Boolean dan Sintesis Ekspresi Logika dan tugas#2. Waktu tenggat tugas adalah 1 minggu setelah kuliah diberikan. Ketentuan terlampir.
  • (12/3/11) update slide#2: menambah simbol IEC untuk gerbang logika. konsistensi pembahasan, terutama terkait dengan penggunaan istilah persamaan dan ekspresi logika
  • (10/3/11) update slide#1:Pendahuluan Sistem Digital dan slide#2:Konsep Rangkaian Logika

Jadwal (lihat lebih lengkap)

  • Kelas R1, tiap hari Jumat jam 9.30 – 11.10
  • Kelas R2, tiap hari Selasa jam 8.40 – 10.20

Tujuan Instruksional Umum

Mengajarkan dasar-dasar sistem digital melalui kegiatan perkuliahan dan tugas penyelesaian masalah desain sistem digital sehingga mahasiswa dapat memahami secara komprehensif tentang konsep, desain, implementasi dan aplikasi sistem digital. Dasar-dasar sistem digital yang dipelajari meliputi 7 bagian berikut:

  1. Sistem digital dan metodologi desain
  2. Rangkaian logika: konsep, aljabar Boolean, analisis, sintesis, minimisasi rangkaian menggunakan peta Karnaugh dan metode Quine-McKluskey, serta rangkaian multilevel
  3. Teknologi implementasi: CMOS dan tinjauan praktis, teknologi chip
  4. Representasi bilangan dan rangkaian aritmetika: unsigned, signed, fixed-point, floating point, operasi aritmetika dan desain rangkaian
  5. Blok rangkaian kombinasional
  6. Rangkaian sekuensial: elemen dasar latch dan flip-flop, register, pencacah, SRAM
  7. Desain rangkaian sekuensial sinkron: finite state machine/FSM, model Moore dan Mealy

Sasaran

Setelah selesai perkuliahan, mahasiswa mampu mengerti konsep, merancang dan menganalisis, mengimplementasikan, mengaplikasikan (menggunakan teknologi TTL/CMOS) dan mengkomunikasikan solusi desain sistem digital dengan jelas, runut dan tepat baik tertulis maupun lisan

Mahasiswa mampu melakukan simulasi rangkaian logika dengan  menggunakan program simulator. Program seperti Qucs dari Michael Margraf (Quite Universal Circuit Simulator) dapat digunakan.

Sistem Evaluasi

NoEvaluasiBobot
1Tugas20%
2Kuis20%
3Ujian Tengah Semester30%
4Ujian Akhir Semester
30%

Buku Acuan/Referensi

  1. Peter J. Ashenden, Digital Design: An Embedded Systems Approach Using Verilog/VHDL, Morgan Kaufmann, 2008
  2. Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog/VHDL, 2nd Edition, McGraw-Hill, 2005
  3. Sumber lain: paper ilmiah, website project
  4. Diktat/Handout:
    1. Eko didik widianto (2011): Sintesis rangkaian logika

Satuan Acara Pengajaran

Kegiatan kuliah direncanakan selama 14 kali pertemuan.

#BahasanReferensi
1Pengenalan Sistem Digital (slide, tugas#1)  

Sistem digital dan representasi diskrit * Perangkat digital dan pengantar teknologi rangkaian terintegrasi * Metodologi desain dan abstraksi digital

[1]B 1.1 

[2]B 1

2Konsep Rangkaian Logika (slide

Representasi biner dan saklar sebagai elemen biner * Variabel dan fungsi logika * Ekspresi dan persamaan logika * Tabel kebenaran * Gerbang dan rangkaian logika * Analisis rangkaian

[1]B 1.2 

[2]B 2.1-2.4

3Aljabar Boolean dan Sintesis Ekspresi Logika (slide, tugas#2

Aljabar Boolean: aksioma, teorema, dan hukum * Diagram Venn * Manipulasi aljabar * Sintesis ekspresi logika dari tabel kebenaran * minterm/SOP dan maxterm/POS beserta notasinya * Konversi SOP <-> POS * Rangkaian AND-OR, OR-AND * Rangkaian NAND-NAND, NOR-NOR

[1]B 2.1 

[2]B 2.5-2.8

Quiz#1 tentang rangkaian logika, analisis dan sintesis menggunakan ekspresi logika (TSK205-Kuis#1_R1, TSK205-Kuis#1_R2)
4 Rangkaian Logika Optimal: Peta Karnaugh (slide , 4-slide/halaman, tugas#3

Peta Karnaugh  * Strategi minimisasi rangkaian * Minimisasi SOP * Kondisi don’t care * Minimisasi POS * Rangkaian multi keluaran

[1]B 2.1 

[2]B 4.1-4.5

5Metode Quine-McKluskey, Rangkaian Multilevel (slide, tugas) 

Representasi cubical * Metode Quine-McKluskey atau tabular * Sintesis dan analisis rangkaian multilevel: teknik faktoring dan dekomposisi fungsional

[2]B 4.7-4.9
6Teknologi CMOS dan Tinjauan Praktikal (slide, tugas) 

Buffer, tristate dan gerbang transmisi (TG) * Saklar transistor * NMOS, PMOS dan CMOS * Gerbang logika CMOS * CMOS untuk buffer dan TG * Tinjauan praktikal: asumsi dan disiplin dalam rangkaian digital

[1]B 1.3 

[2]B 3.1-3.4,3.8

Quiz#2 tentang rangkaian logika, analisis dan sintesis menggunakan ekspresi, tabel kebenaran, k-map atau Quine-mcKluskey (TSK205-Kuis#2_R1, TSK205-Kuis#2_R2)
UTS tentang rangkaian logika, analisis dan sistesis, semua materi kuliah #1-7 (UTS-TSK205-SistemDigital-2011)
7Teknologi Rangkaian Terintegrasi (slide-a, tugas) 

LUT (Look-up Table) * gerbang XOR * gerbang XNOR IC seri 7400, PLA, PAL, CPLD, FPGA, ASIC, standar cell dan gate

[1]B 6 

[2]B 3.5-3.7

8Bilangan Unsigned, Signed dan Operasi Aritmatika (slide, tugas

Representasi posisional: bilangan unsigned, desimal, biner, oktal dan hexadesimal * Konversi bilangan * Bilangan signed: sign-magnitude, 1’s complement, 2’s complement * Operasi penjumlahan dan pengurangan * Overflow aritmatika * Bilangan fixed-point, floating-point, BCD dan ASCII

[1]B 3 

[2]B 5.1-5.3,5.7

9Desain Rangkaian Aritmatika (slide, tugas) 

Unit penjumlah 1-bit: half-adder (HA) dan full-adder (FA) * Ripple carry adder (RCA) * Rangkaian penjumlah/pengurang * Desain fast adder: carry-lookahead adder (CLA) * Desain dan simulasi fast adder 32-bit

[2]B 5.4
Manual tools
Quiz#3 tentang LUT, representasi bilangan dan operasi aritmatika serta rangkaian aritmatika (Quiz3-TSK205-R1, Quiz3-TSK205-R2)
10Rangkaian Kombinasional (slide-A, slide-B, tugas) 

Rangkaian kombinasional * Multiplekser, dekoder, demultiplekser, enkoder dan code converter * Teorema ekspansi Shannon * Desain rangkaian kombinasional

[1]B 2.3 

[2]B 6

11 Elemen Dasar Rangkaian Sekuensial (slide, tugas) 

Latch dan rangkaian logikanya * Sensitivitas: level vs transisi * Master-slave D (Data) flip-flop * Edge-triggered D flip-flop * T (Toggle) flip-flop * JK Flipflop

[1]B 4.1 

[2]B 7.1-7.6

12Register, Counter dan SRAM (slide, tugas) 

Register n-bit * Shift register * Counter: up dan down, asinkron dan sinkron * Desain counter * Static Random Access Memory (SRAM)

[1]B 4.1-4.2 

[2]B 7.7-7.10, 10.1

13Desain Rangkaian Sekuensial Sinkron (slide, tugas) 

Finite state machine/FSM * Diagram, tabel dan valuasi state * Desain mesin Moore * Implementasi dengan D-, T- dan JK- flip-flop * Ketentuan state assigment

[1]B 4.3 

[2]B 8.1-8.2

14Model Mealy, Minimisasi State (slide, tugas) 

Desain mesin Mealy * Penyederhanaan state: partitioning * Desain penjumlah serial dengan mesin Moore dan Mealy

[2]B 8.3,8.5-8.7
  • Kuis diadakan di awal kuliah minggu ke 4,7,10,13 selama 30 menit. Pemaparan materi kuliah dilanjutkan setelah kuis
  • Kuis berisi 1-2 pertanyaan. Materi kuis diambil dari 3 kuliah sebelumnya

Lain-lain
Perubahan jadwal, tugas, nilai dan informasi lain akan diumumkan di halaman ini dan facebook.

File presentasi pdf dibangkitkan menggunakan program Lyx dengan kelas dokumen powerdot dan beamer (style Marburg). Pembuatan dokumen dilakukan di sistem operasi Linux uBuntu Lucid.

Categories: Kuliah, Sistem Digital
  1. No comments yet.
  1. No trackbacks yet.
*

This blog is kept spam free by WP-SpamFree.

Skip to toolbar