Home > Kuliah, Sistem Digital Lanjut > Modul Praktikum Desain Rangkaian Sekuensial dengan Xilinx FPGA

Modul Praktikum Desain Rangkaian Sekuensial dengan Xilinx FPGA

Kegiatan praktikum ini bertujuan untuk mendesain suatu rangkaian sekuensial. Rangkaian sekuensial ini mengintegrasikan pencacah up-down 4-bit (komponen sekuensial, asinkron)dan dekoder hexa-to-7Segmen 1 digit. Dekoder ini akan mendekodekan bilangan desimal 1digit (0-9) dan bilangan hexadesimal 1 digit (0x0-0xF) serta menampilkannya di LED dan display 7 segmen.

Nilai bilangan masukan ditentukan oleh keluaran pencacah up-down (asinkron) yang diatur oleh tombol up/down/reset/set. Pemilihan mode pencacah bilangan (desimal atau hexa) ditentukan oleh sinyal Dec/Hexa.

Sasaran kegiatan praktikum adalah:

  1. Praktikan dapat membuat modul pencacah hexa/desimal up-down asinkron dengan set-reset dan konverter hexa-ke-7 segmen;
  2. Praktikan dapat memahami tentang reusable module (perancangan berbasis komponen) dengan menyusun rangkaian kombinasional yang terdiri dari komponen-komponen modul pencacah dan dekoder hexa-to-7 segmen;
  3. Praktikan dapat mengimplementasikan rangkaian kombinasional tersebut ke FPGA.Praktikan dapat menganalisis hasil implementasi rangkaian tersebut, yaitu skematik RTL dan utilisasi/penggunaan device untuk desain tersebut;
  4. Praktikan dapat menganalisis perilaku masukan-keluaran desain di board Starter Kit;

Struktur sistem:

Modul selengkapnya dapat didownload di sini.

 

  1. No comments yet.
  1. No trackbacks yet.
*

This blog is kept spam free by WP-SpamFree.

Skip to toolbar