Archive

Archive for March, 2012

Submisi Makalah Ilmiah di Jurnal Sistem Komputer

Jurnal Sistem Komputer sebagai media publikasi berkala menerima penerbitan makalah ilmiah dari para peneliti maupun akademisi. Salah satu metode untuk mengirimkan makalah tersebut adalah dengan submisi file secara online. Jurnal ini bebas biaya baik dalam pengiriman maupun pengunduhan makalah lengkap. Selain itu, jurnal ini telah terindeks di portal garuda, sehingga dapat ditrace secara online oleh pihak yang berkepentingan (misalnya Dikti).

Sebelum dapat mengirimkan makalahnya, penulis makalah harus login terlebih dahulu menggunakan username dan password yang telah dibuatnya. Jika Anda belum mempunyai login, Anda bisa melakukan register dan menyediakan alamat email untuk pengiriman informasi username, password dan tata cara lainnya.

Setelah login ke jurnal online. Klik tab User Home dan klik link New submission. Atau cara shortcut untuk submit adalah dengan menuju ke alamat berikut: http://jsiskom.undip.ac.id/index.php/jsk/author/submit. Akan ada 5 langkah yang perlu dilalui (dengan tinggal klik mouse), yaitu:
Read more…

Elemen Rangkaian Sekuensial: Latch dan Flip-flop

Hari ini saya telah selesai mengupdate handout kuliah TSK-205 Sistem Digital tentang elemen rangkaian sekuensial berupa latch dan flip-flop. Susunan pembahasan diperbarui sehingga terurut. Selain itu, ditambahkan juga diagram pewaktuan tiap elemen dan contoh ICnya.

Kuliah ini merupakan kuliah#11 dan membahas tentang elemen rangkaian yang dibutuhkan dalam rangkaian sekuensial. Rangkaian sekuensial sendiri adalah rangkaian yang keluarannya tidak hanya tergantung dari masukan saat ini, juga dari nilai keluaran sebelumnya. Dan tentu saja ini akan membutuhkan elemen penyimpan.

Latch dan flip-flop digunakan untuk menyimpan informasi 1 bit. Elemen latch yang akan dibahas adalah latch D (data) dan latch SR (set-reset). Flip-flop yang akan dibahas adalah flip-flop D master-slave (DFF master-slave), edge-trigerred D flip-flop, T flip-flop dan JK flip-flop. Perbedaan karakteristik keluaran elemen latch dan flip-flop akan diperbandingkan, yaitu latch merupakan elemen level-triggered, sedangkan flip-flop edge-triggered.

Setelah mempelajari bab ini, mahasiswa diharapkan akan mampu:

  1. [C2] Mahasiswa akan mampu menjelaskan perbedaan antara latch dan flip-flop
  2. [C4] Mahasiswa akan mampu menjelaskan fungsi karakteristik latch D, latch SR
  3. [C4] Mahasiswa akan mampu menjelaskan fungsi karakteristik flip-flop (D, T, dan JK)

File sumber: TSK205-Kuliah11-ElemenRangkaianSekuensial.pdf
Tautan: Kuliah TSK-205 Sistem Digital

Categories: Kuliah, Sistem Digital

Program Bantu Penyederhana Fungsi Boolean dan Simulatornya

Untuk mempermudah dalam pembelajaran kuliah TSK-205 Sistem Digital, terutama sintesis dan analisis rangkaian logika, saya menggunakan program bantu komputer (CAD, computer aided design). Program tersebut digunakan untuk sintesis rangkaian logika minimum menggunakan peta Karnaugh dan Quine McKluskey (QM) serta untuk analisis rangkaian logika. Diharapkan, mahasiswa juga akan mampu menggunakan perangkat lunak komputer tersebut untuk menyederhanakan rangkaian logika dan untuk menganalisis rangkaian logika minimum. Materi kuliah terkait dapat dijumpai di sini, terutama bab 5.

Untuk mensintesis rangkaian logika dari suatu fungsi logika sehingga dihasilkan rangkaian minimal digunakan program GUI Bmin – Visualizer of Boolean Minimization dan CLI Qmls – Quine-McCluskey Logic Simplifier. Sedangkan untuk melakukan simulasi/analisis rangkaian digunakan program GUI Qucs – Quite Universal Circuit Simulator. Ketiga program tersebut diinstall di sistem operasi Linux uBuntu Lucid.

Berikut unjuk kerja ketiga program untuk sintesis dan analisis rangkaian logika.

Read more…

Kuliah TSK-612 Sistem Embedded Terdistribusi (2011)

Kredit:2 SKS Kuliah, 0 SKS Praktikum (Kuliah Pilihan)
Kuliah Prasyarat:TSK-304 Teknik Interface & Peripheral, TSK-508 Sistem Embedded
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)
email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, tugas, presentasi kelompok
Durasi:±14 Minggu

Pengumuman

Distributed Embedded System on A Car

Distributed Embedded System on A Car

Deskripsi Kuliah

Kuliah ini merupakan kuliah pilihan di jurusan Sistem Komputer, yang mempelajari tentang sistem embedded terdistribusi, yang meliputi 6 topik bahasan berikut:

  1. Rekayasa sistem: kebutuhan, desain, implementasi,testing, sertifikasi;
  2. Arsitektur sistem: model, metodologi, UML;
  3. Sistem embedded terdistribusi: isu desain, penjadwalan, performasi;
  4. Jaringan embedded: protokol, performansi realtime, CAN, embedded ethernet, jaringan mesh;
  5. Sistem kritikal: teknik analisis, realtime, safety/keselamatan, compliant/sertifikasi;
  6. Studi kasus: desain project sistem embedded terdistribusi;

Read more…

Kontrak Kuliah TSK-205 Sistem Digital TA 2011/2012

Berikut kontrak kuliah TSK-205 Sistem Digital yang saya tawarkan.

  1. Deskripsi
    Kuliah ini mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, gerbang logika, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS dan PLD, representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter. Teknologi implementasi diarahkan menggunakan chip standar TTL dan CMOS.
  2. Standar kompetensi yang disasar
    Setelah lulus kuliah ini, mahasiswa akan mampu memahami secara komprehensif tentang konsep dasar sistem digital. Dengan pemahaman konsep tersebut, mahasiswa akan mampu merancang dan menganalisis, mengimplementasikan, mengaplikasikan rangkaian digital (menggunakan teknologi TTL/CMOS) dan mengkomunikasikan solusi desain sistem digital dengan jelas, runut dan tepat baik tertulis maupun lisan. Mahasiswa akan mampu melakukan simulasi rangkaian logika dengan menggunakan program simulator, misalnya Qucs dari Michael Margraf (Quite Universal Circuit Simulator) atau program simulator lainnya.
  3. Kompetensi dasar yang harus dimiliki mahasiswa
    Terdapat 33 daftar kompetensi dasar yang harus dimiliki mahasiswa setelah mengikuti kuliah ini, mulai dari mengenal (C1, cognitive level-1, understand) sampai mampu berkreasi (C6, cognitive level-6, creating). Ini yang akan menjadi dasar evaluasi pembelajaran.
  4. Metode dan durasi kuliah
    Kuliah dilakukan dengan metode tatap muka selama 2 x 50 menit yang berisi ceramah dan diskusi. Perkuliahan akan dilakukan setidaknya dalam 14 kali tatap muka sesuai jadwal. Waktu tambahan tatap muka di luar jadwal diberikan untuk kegiatan responsi dan kuis. Penetapan waktu tambahan akan diumumkan di blog ini.
  5. Kriteria penilaian
    Terdapat 4 komponen penilaian: tugas (20%), kuis (20%), UTS (30%) dan UAS (30%). Total nilai adalah 100.
    Kriteria nilai akhir adalah sebagai berikut: 

    Nilai AkhirNilai AngkaNilai Bobot
    NA > 80A4
    65 < NA <= 80B3
    50 < NA <= 65C2
    35 < NA <= 50D1
    NA <= 35E0
  6. Lain-lain
    1. Kuliah akan dilaksanakan sesuai dengan jadwal dan mahasiswa diharapkan datang tepat waktu. Perubahan waktu akan diberitahukan lewat blog ini;
    2. Kehadiran perkuliahan minimal 75 % dari yang dijadwalkan sebagai prasyarat mengikuti ujian akhir semester;

Download: Kontrak Kuliah TSK-205 Sistem Digital TA 2011/2012
Link web: mata kuliah TSK-205

Categories: Kuliah, Sistem Digital
Skip to toolbar