Submisi Makalah Ilmiah di Jurnal Sistem Komputer

Jurnal Sistem Komputer sebagai media publikasi berkala menerima penerbitan makalah ilmiah dari para peneliti maupun akademisi. Salah satu metode untuk mengirimkan makalah tersebut adalah dengan submisi file secara online. Jurnal ini bebas biaya baik dalam pengiriman maupun pengunduhan makalah lengkap. Selain itu, jurnal ini telah terindeks di portal garuda, sehingga dapat ditrace secara online oleh pihak yang berkepentingan (misalnya Dikti).

Sebelum dapat mengirimkan makalahnya, penulis makalah harus login terlebih dahulu menggunakan username dan password yang telah dibuatnya. Jika Anda belum mempunyai login, Anda bisa melakukan register dan menyediakan alamat email untuk pengiriman informasi username, password dan tata cara lainnya.

Setelah login ke jurnal online. Klik tab User Home dan klik link New submission. Atau cara shortcut untuk submit adalah dengan menuju ke alamat berikut: http://jsiskom.undip.ac.id/index.php/jsk/author/submit. Akan ada 5 langkah yang perlu dilalui (dengan tinggal klik mouse), yaitu:
Continue reading Submisi Makalah Ilmiah di Jurnal Sistem Komputer

Elemen Rangkaian Sekuensial: Latch dan Flip-flop

Hari ini saya telah selesai mengupdate handout kuliah TSK-205 Sistem Digital tentang elemen rangkaian sekuensial berupa latch dan flip-flop. Susunan pembahasan diperbarui sehingga terurut. Selain itu, ditambahkan juga diagram pewaktuan tiap elemen dan contoh ICnya.

Kuliah ini merupakan kuliah#11 dan membahas tentang elemen rangkaian yang dibutuhkan dalam rangkaian sekuensial. Rangkaian sekuensial sendiri adalah rangkaian yang keluarannya tidak hanya tergantung dari masukan saat ini, juga dari nilai keluaran sebelumnya. Dan tentu saja ini akan membutuhkan elemen penyimpan.

Latch dan flip-flop digunakan untuk menyimpan informasi 1 bit. Elemen latch yang akan dibahas adalah latch D (data) dan latch SR (set-reset). Flip-flop yang akan dibahas adalah flip-flop D master-slave (DFF master-slave), edge-trigerred D flip-flop, T flip-flop dan JK flip-flop. Perbedaan karakteristik keluaran elemen latch dan flip-flop akan diperbandingkan, yaitu latch merupakan elemen level-triggered, sedangkan flip-flop edge-triggered.

Setelah mempelajari bab ini, mahasiswa diharapkan akan mampu:

  1. [C2] Mahasiswa akan mampu menjelaskan perbedaan antara latch dan flip-flop
  2. [C4] Mahasiswa akan mampu menjelaskan fungsi karakteristik latch D, latch SR
  3. [C4] Mahasiswa akan mampu menjelaskan fungsi karakteristik flip-flop (D, T, dan JK)

File sumber: TSK205-Kuliah11-ElemenRangkaianSekuensial.pdf
Tautan: Kuliah TSK-205 Sistem Digital

Program Bantu Penyederhana Fungsi Boolean dan Simulatornya

Untuk mempermudah dalam pembelajaran kuliah TSK-205 Sistem Digital, terutama sintesis dan analisis rangkaian logika, saya menggunakan program bantu komputer (CAD, computer aided design). Program tersebut digunakan untuk sintesis rangkaian logika minimum menggunakan peta Karnaugh dan Quine McKluskey (QM) serta untuk analisis rangkaian logika. Diharapkan, mahasiswa juga akan mampu menggunakan perangkat lunak komputer tersebut untuk menyederhanakan rangkaian logika dan untuk menganalisis rangkaian logika minimum. Materi kuliah terkait dapat dijumpai di sini, terutama bab 5.

Untuk mensintesis rangkaian logika dari suatu fungsi logika sehingga dihasilkan rangkaian minimal digunakan program GUI Bmin – Visualizer of Boolean Minimization dan CLI Qmls – Quine-McCluskey Logic Simplifier. Sedangkan untuk melakukan simulasi/analisis rangkaian digunakan program GUI Qucs – Quite Universal Circuit Simulator. Ketiga program tersebut diinstall di sistem operasi Linux uBuntu Lucid.

Berikut unjuk kerja ketiga program untuk sintesis dan analisis rangkaian logika.

Continue reading Program Bantu Penyederhana Fungsi Boolean dan Simulatornya