Home > Kuliah, Sistem Digital > Solusi UTS TSK205 Sistem Digital 2012

Solusi UTS TSK205 Sistem Digital 2012

Berikut akan dibahas solusi Ujian Tengah Semester kuliah TSK-205 Sistem Digital tahun 2012. Semoga bisa menjadi media belajar dan menambah pemahaman tentang materi yang diujikan.

Tentang Ujian

  • Sifat ujian: tutup buku
  • Tipe dan jumlah soal: uraian, 2 problem desain
  • Materi ujian:
    1. Desain rangkaian logika minimum dan rangkaian multi-keluaran, perhitungan cost rangkaian dan jumlah transistor, serta analisis rangkaian, jika diberikan 2 buah fungsi 4 variabel dalam bentuk SOP dan POS;
    2. Analisis dan desain blok rangkaian kombinasional, berupa multiplekser 2-masukan. Implementasi dilakukan dengan menggunakan gerbang TG (transmission gate) serta rangkaian CMOSnya;
  • Lihat Satuan Acara Pengajaran TSK-205 Sistem Digital TA 2011/2012

Rangkaian Logika Minimum dan Rangkaian Multi-Keluaran

Desain Rangkaian Logika
  1. (Bobot 65): Diinginkan rangkaian logika 2-level (NAND-NAND/NOR-NOR) untuk 2 fungsi 4-variabel berikut:
    f1(x1, x2, x3, x4) = m(1, 2, 4, 5, 8, 9, 11, 14) + d(0, 3, 10)
    f2(x1, x2, x3, x4) = M(3, 4, 5, 6, 11, 12, 13, 15)∙D(7, 8, 10)
    1. (skor 10) Desain dan gambarkan rangkaian minimal untuk Fungsi f1. Tuliskan persamaan fungsi minimalnya. Hitung cost rangkaian termasuk gerbang NOT.
    2. (skor 10) Desain dan gambarkan rangkaian minimal untuk Fungsi f2. Tuliskan persamaan fungsi minimalnya. Hitung cost rangkaian termasuk gerbang NOT.
    3. (skor 45) Rangkaian multikeluaran
      1. (skor 20) Desain dan gambarkan rangkaian multi keluaran minimum untuk gabungan fungsi f1 dan f2. Hitung cost total dari rangkaian multi-keluaran tersebut (termasuk gerbang NOT). Bandingkan dengan cost total rangkaian (1.a) dan (1.b) di atas (jika diimplementasikan terpisah). Berikan penjelasan Anda
      2. (skor 5) Hitung perkiraan jumlah transistor MOSFET (PMOS dan NMOS) yang diperlukan untuk merealisasikan rangkaian multi-keluaran (1.c.1) tersebut
      3. (skor 20) Analisis rangkaian multi-keluaran dengan urutan masukan X=(x1x2x3x4)={{2 angka NIM terakhir atau ganti dengan 6,7,8 jika ada angka yang sama},12}. Misalnya 2 angka NIM terakhir: 22, maka X = 2, 6, 12. Ubah angka tersebut menjadi bilangan binernya. Misalnya masukan pertama adalah X=(x1x2x3x4)= 2 = 0010. Berikutnya X=6=0110 dan seterusnya.
Kompetensi
Mahasiswa mampu untuk:
  1. [C2] mengkonversi bilangan desimal ke bilangan digital (biner)
  2. [C3] merepresentasikan fungsi logika ke tabel kebenaran dan mampu mengimplementasikan fungsi ke dalam rangkaian logika
  3. [C5] melakukan analisis rangkaian logika jika diberikan rangkaian dan nilai masukannya
  4. [C3] menggunakan dalil, teorema dan hukum aljabar Boolean untuk menyederhanakan persamaan logika (kalau menggunakan aljabar Boolean)
  5. [C3] menyederhanakan persamaan logika dengan peta Karnaugh (kalau menggunakan K-map)
  6. [C3] menyederhanakan persamaan logika dari fungsi dengan masukan don’t care
  7. [C4] mendesain rangkaian logika optimal 2-level dengan benar jika diberikan kebutuhan/requirement desain yang diinginkan, baik dalam bentuk AND-OR, OR-AND, NAND-NAND dan NOR-NOR
Solusi 1a: Penyederhanaan f1
f1(x1, x2, x3, x4) = m(1, 2, 4, 5, 8, 9, 11, 14) + d(0, 3, 10)
  • Penyederhanaan dapat dilakukan dengan menggunakan K-map
  • Akan menggunakan SOP atau rangkaian AND-OR/NAND-NAND sehingga grouping dilakukan untuk minterm bernilai ’1’ yang berdekatan

Peta Karnaugh untuk f1

 

  • Sehingga fungsi minimum: f1(x1, x2, x3, x4) = nX2 + nX1nX3 + X1X3nX4

Ekspresi not(X) dituliskan sebagai nX karena keterbatasan sistem blog menuliskan persamaan Xbar.

Solusi 1a: Rangkaian Logika dan Cost
f1(x1, x2, x3, x4) =  nX2 + nX1nX3 + X1X3nX4
  • Diimplementasikan dengan rangkaian 2-level NAND-NAND sesuai soal

Rangkaian Logika Minimum untuk f1

  • Cost rangkaian = jumlah gerbang + total masukan
    GerbangJumlahTotal inputCost total
    NOT31*3=3
    NAND-212*1=2
    NAND-323*2=6
    Total6116+11=17
Solusi 1b: Penyederhanaan Fungsi f2
f2(x1, x2, x3, x4) = M(3, 4, 5, 6, 11, 12, 13, 15)∙D(7, 8, 10)
  • Penyederhanaan dapat dilakukan dengan menggunakan K-map
  • Akan menggunakan SOP atau rangkaian AND-OR/NAND-NAND sehingga grouping dilakukan untuk minterm bernilai ’1’ yang berdekatan
Peta Karnaugh untuk f2
  • Sehingga fungsi minimum: f2(x1, x2, x3, x4) = nX2nX4 + nX2nX3 + X1X3nX4
Solusi 1b: Rangkaian Logika dan Cost
f2(x1, x2, x3, x4) = nX2nX4 + nX2nX3 + X1X3nX4
  • Diimplementasikan dengan rangkaian 2-level NAND-NAND sesuai soal

Rangkaian Logika Minimum untuk f2

  • Cost rangkaian = jumlah gerbang + total masukan
    GerbangJumlahTotal inputCost total
    NOT31*3=3
    NAND-222*2=4
    NAND-323*2=6
    Total7137+13=20
Solusi 1c: Rangkaian Multikeluaran
  • Menggabungkan fungsi f1 dan f2
Peta Karnaugh untuk fungsi gabungan f1 dan f2
  • Ekspresi X1X3nX4 dapat digabungkan
Solusi 1c: Rangkaian Multikeluaran
  • Fungsi gabungan:

Rangkaian Logika Multikeluaran Optimal

Solusi 1c: Cost dan Jumlah Transistor CMOS

  • Gerbang:
    • NOT: #masukan=1, #transistor=2
    • NAND-2: #masukan=2, #transistor=4
    • NAND-3: #masukan=3, #transistor=6
  • Cost rangkaian jika diimplementasikan terpisah
    • Cost f1 + Cost f2 = 17 + 20 = 37
      • dikurangi cost 2 gerbang NOT yang sama di x3 dan x4, sehingga cost = 37 – 4 = 33. Nilai 4 diperoleh dari 2 gerbang + 2 masukan NOT.
  • Cost rangkaian dan jumlah transitor
GerbangJumlahTotal inputCost total#Transistor
NOT41*4=42*4=8
NAND-232*3=64*3=12
NAND-333*3=96*3=18
Total101910+19=2938 transistor
  • Solusi ini bisa diterima, karena jumlah cost gabungan lebih kecil daripada jika diimplementasikan terpisah
Solusi 1c: Analisis Rangkaian
  • Misalnya: NIM terakhir 071. Masukan {x1, x2, x3, x4}={{0, 0, 0, 0}, {0, 1, 1, 1}, {0, 0, 0, 1}}
    • Nilai x1:0 → 0 → 0, Nilai x2:0 → 1 → 0, Nilai x3:0 → 1 → 0, Nilai x4:0 → 1 → 1
    • Keluaran yang diharapkan: f1:1 → 0 → 1 dan f2:1 → 0 → 1
Analisis Rangkaian Multikeluaran

Multiplekser 2-Masukan

Multiplekser
(Bobot 35): Diinginkan rangkaian multiplekser/selektor 2-masukan x1 dan x2 dengan 1 sinyal pemilih Sel. Nilai keluaran f didefinisikan dalam tabel karakteristik berikut:
SelKeluaran f
0f = x1
1f = x2
  1. (skor 5) Buat tabel kebenaran lengkap untuk karakteristik multiplekser di atas
  2. (skor 15) Nyatakan persamaan fungsi minimal untuk multiplekser tersebut. Gambarlah rangkaian logikanya. Hitung jumlah transistor CMOS yang akan dibutuhkan.
  3. (skor 15) Gambarlah rangkaian CMOS untuk multiplekster tersebut menggunakan TG (transmission gate). Hitung jumlah transistor CMOS yang akan dibutuhkan.
Kompetensi
Mahasiswa mampu untuk:
  1. [C4] menyatakan fungsi logika dari tabel kebenaran atau deskripsi hubungan masukan-keluaran sistem
  2. [C4] mendesain rangkaian logika optimal 2-level dengan benar jika diberikan kebutuhan/requirement desain yang diinginkan, baik dalam bentuk AND-OR, OR-AND, NAND-NAND dan NOR-NOR
  3. [C2] menjelaskan prinsip kerja rangkaian logika CMOS: NOT, NAND, NOR, AND, OR, TG, buffer, tristate
  4. [C3] mengimplementasikan gerbang TG dan rangkaian CMOSnya untuk gerbang XOR dan multiplekser 2-masukan
Solusi 2a: Tabel Kebenaran Lengkap
  • Deskripsi karakteristik multiplekser 2-masukan:
    SelKeluaran f
    0f = x1
    1f = x2
  • Tabel kebenaran lengkap dari deskripsi di atas:
Sel/sx1x2f
0000
0010
0101
0111
1000
1011
1100
1111
Peta Karnaugh Multiplekser

Peta Karnaught untuk Multiplekser 2-Masukan

Persamaan: f = nsx1 + sx2

Solusi 2b: Rangkaian Logika
f = nsx1 + sx2

Rangkaian Logika Multiplekser 2-Masukan

  • Jumlah transistor CMOS yang diperlukan: 14 transistor
    GerbangJumlah#Transistor
    NOT12*1=2
    NAND-234*3=12
    Total14 transistor
Solusi 2c: Rangkaian CMOS dengan TG
  • Bisa menggunakan primitive gerbang NOT dan TG

Rangkaian CMOS untuk Multiplekser

  • Jumlah transistor CMOS yang diperlukan: 6 transistor
    GerbangJumlah#Transistor
    NOT12*1=2
    TG22*2=4
    Total6 transistor

Copyright (C) 2012 Eko Didik Widianto

 

Categories: Kuliah, Sistem Digital
  1. No comments yet.
  1. No trackbacks yet.
*

This blog is kept spam free by WP-SpamFree.

Skip to toolbar