.: Eko Didik Widianto :.

Berikut akan dibahas solusi Ujian Tengah Semester kuliah TSK-205 Sistem Digital tahun 2012. Semoga bisa menjadi media belajar dan menambah pemahaman tentang materi yang diujikan.

Tentang Ujian

• Sifat ujian: tutup buku
• Tipe dan jumlah soal: uraian, 2 problem desain
• Materi ujian:
  1. Desain rangkaian logika minimum dan rangkaian multi-keluaran, perhitungan cost rangkaian dan jumlah transistor, serta analisis rangkaian, jika diberikan 2 buah fungsi 4 variabel dalam bentuk SOP dan POS;
  2. Analisis dan desain blok rangkaian kombinasional, berupa multiplekser 2-masukan. Implementasi dilakukan dengan menggunakan gerbang TG (transmission gate) serta rangkaian CMOSnya;
• Lihat Satuan Acara Pengajaran TSK-205 Sistem Digital TA 2011/2012

Rangkaian Logika Minimum dan Rangkaian Multi-Keluaran

1. (Bobot 65): Diinginkan rangkaian logika 2-level (NAND-NAND/NOR-NOR) untuk 2 fungsi 4-variabel berikut:
   f₁(x₁, x₂, x₃, x₄) = ∑m(1, 2, 4, 5, 8, 9, 11, 14) + d(0, 3, 10)
   f₂(x₁, x₂, x₃, x₄) = ∏M(3, 4, 5, 6, 11, 12, 13, 15)∙D(7, 8, 10)
   1. (skor 10) Desain dan gambarkan rangkaian minimal untuk Fungsi f₁. Tuliskan persamaan fungsi minimalnya. Hitung cost rangkaian termasuk gerbang NOT.
   2. (skor 10) Desain dan gambarkan rangkaian minimal untuk Fungsi f₂. Tuliskan persamaan fungsi minimalnya. Hitung cost rangkaian termasuk gerbang NOT.
   3. (skor 45) Rangkaian multikeluaran
      1. (skor 20) Desain dan gambarkan rangkaian multi keluaran minimum untuk gabungan fungsi f₁ dan f₂. Hitung cost total dari rangkaian multi-keluaran tersebut (termasuk gerbang NOT). Bandingkan dengan cost total rangkaian (1.a) dan (1.b) di atas (jika diimplementasikan terpisah). Berikan penjelasan Anda
      2. (skor 5) Hitung perkiraan jumlah transistor MOSFET (PMOS dan NMOS) yang diperlukan untuk merealisasikan rangkaian multi-keluaran (1.c.1) tersebut
      3. (skor 20) Analisis rangkaian multi-keluaran dengan urutan masukan X=(x₁x₂x₃x₄)={{2 angka NIM terakhir atau ganti dengan 6,7,8 jika ada angka yang sama},12}. Misalnya 2 angka NIM terakhir: 22, maka X = 2, 6, 12. Ubah angka tersebut menjadi bilangan binernya. Misalnya masukan pertama adalah X=(x₁x₂x₃x₄)= 2 = 0010. Berikutnya X=6=0110 dan seterusnya.

1. [C2] mengkonversi bilangan desimal ke bilangan digital (biner)
2. [C3] merepresentasikan fungsi logika ke tabel kebenaran dan mampu mengimplementasikan fungsi ke dalam rangkaian logika
3. [C5] melakukan analisis rangkaian logika jika diberikan rangkaian dan nilai masukannya
4. [C3] menggunakan dalil, teorema dan hukum aljabar Boolean untuk menyederhanakan persamaan logika (kalau menggunakan aljabar Boolean)
5. [C3] menyederhanakan persamaan logika dengan peta Karnaugh (kalau menggunakan K-map)
6. [C3] menyederhanakan persamaan logika dari fungsi dengan masukan don’t care
7. [C4] mendesain rangkaian logika optimal 2-level dengan benar jika diberikan kebutuhan/requirement desain yang diinginkan, baik dalam bentuk AND-OR, OR-AND, NAND-NAND dan NOR-NOR

• Penyederhanaan dapat dilakukan dengan menggunakan K-map
• Akan menggunakan SOP atau rangkaian AND-OR/NAND-NAND sehingga grouping dilakukan untuk minterm bernilai ’1’ yang berdekatan

Peta Karnaugh untuk f1

 

• Sehingga fungsi minimum: f₁(x₁, x₂, x₃, x₄) = nX₂ + nX₁nX₃ + X₁X₃nX₄

Ekspresi not(X) dituliskan sebagai nX karena keterbatasan sistem blog menuliskan persamaan Xbar.

• Diimplementasikan dengan rangkaian 2-level NAND-NAND sesuai soal

Rangkaian Logika Minimum untuk f1

• Cost rangkaian = jumlah gerbang + total masukan

  Gerbang	Jumlah	Total input	Cost total
  NOT	3	1*3=3
  NAND-2	1	2*1=2
  NAND-3	2	3*2=6
  Total	6	11	6+11=17

• Penyederhanaan dapat dilakukan dengan menggunakan K-map
• Akan menggunakan SOP atau rangkaian AND-OR/NAND-NAND sehingga grouping dilakukan untuk minterm bernilai ’1’ yang berdekatan

• Sehingga fungsi minimum: f₂(x₁, x₂, x₃, x₄) = nX₂nX₄ + nX₂nX₃ + X₁X₃nX₄

• Diimplementasikan dengan rangkaian 2-level NAND-NAND sesuai soal

Rangkaian Logika Minimum untuk f2

• Cost rangkaian = jumlah gerbang + total masukan

  Gerbang	Jumlah	Total input	Cost total
  NOT	3	1*3=3
  NAND-2	2	2*2=4
  NAND-3	2	3*2=6
  Total	7	13	7+13=20

• Menggabungkan fungsi f₁ dan f₂

• Ekspresi X₁X₃nX₄ dapat digabungkan

• Fungsi gabungan:

  

Solusi 1c: Cost dan Jumlah Transistor CMOS

• Gerbang:
  • NOT: #masukan=1, #transistor=2
  • NAND-2: #masukan=2, #transistor=4
  • NAND-3: #masukan=3, #transistor=6
• Cost rangkaian jika diimplementasikan terpisah
  • Cost f1 + Cost f2 = 17 + 20 = 37
    • dikurangi cost 2 gerbang NOT yang sama di x₃ dan x₄, sehingga cost = 37 – 4 = 33. Nilai 4 diperoleh dari 2 gerbang + 2 masukan NOT.
• Cost rangkaian dan jumlah transitor

• Solusi ini bisa diterima, karena jumlah cost gabungan lebih kecil daripada jika diimplementasikan terpisah

• Misalnya: NIM terakhir 071. Masukan {x₁, x₂, x₃, x₄}={{0, 0, 0, 0}, {0, 1, 1, 1}, {0, 0, 0, 1}}
  • Nilai x₁:0 → 0 → 0, Nilai x₂:0 → 1 → 0, Nilai x₃:0 → 1 → 0, Nilai x₄:0 → 1 → 1
  • Keluaran yang diharapkan: f₁:1 → 0 → 1 dan f₂:1 → 0 → 1

Multiplekser 2-Masukan

1. [C4] menyatakan fungsi logika dari tabel kebenaran atau deskripsi hubungan masukan-keluaran sistem
2. [C4] mendesain rangkaian logika optimal 2-level dengan benar jika diberikan kebutuhan/requirement desain yang diinginkan, baik dalam bentuk AND-OR, OR-AND, NAND-NAND dan NOR-NOR
3. [C2] menjelaskan prinsip kerja rangkaian logika CMOS: NOT, NAND, NOR, AND, OR, TG, buffer, tristate
4. [C3] mengimplementasikan gerbang TG dan rangkaian CMOSnya untuk gerbang XOR dan multiplekser 2-masukan

• Deskripsi karakteristik multiplekser 2-masukan:

  Sel	Keluaran f
  0	f = x1
  1	f = x2

• Tabel kebenaran lengkap dari deskripsi di atas:

Peta Karnaught untuk Multiplekser 2-Masukan

Persamaan: f = ns⋅x₁ + s⋅x₂

Rangkaian Logika Multiplekser 2-Masukan

• Jumlah transistor CMOS yang diperlukan: 14 transistor

  Gerbang	Jumlah	#Transistor
  NOT	1	2*1=2
  NAND-2	3	4*3=12
  Total		14 transistor

• Bisa menggunakan primitive gerbang NOT dan TG

Rangkaian CMOS untuk Multiplekser

• Jumlah transistor CMOS yang diperlukan: 6 transistor

  Gerbang	Jumlah	#Transistor
  NOT	1	2*1=2
  TG	2	2*2=4
  Total		6 transistor

Copyright (C) 2012 Eko Didik Widianto