Home > Kuliah, Sistem Digital Lanjut > Kuliah Sistem Digital Lanjut: Rangkaian Sekuensial

Kuliah Sistem Digital Lanjut: Rangkaian Sekuensial

Alhamdulillah. Saya telah mengupdate materi kuliah Sistem Digital Lanjut tentang elemen rangkaian sekuensial berupa latch dan flip-flop. Flip-flop dan latch ini merupakan elemen penyimpan data 1-bit dan digunakan dalam rangkaian sekuensial untuk menyimpan nilai keluaran sekarang. Materi ini akan disampaikan di perkuliahan minggu depan.

Materi yang dibahas meliputi:

  • pengantar rangkaian sekuensial dan kebutuhan memorinya
  • latch: set-reset (SR), gated SR dan data (D) serta kode HDL verilognya
  • flip-flop: master-slave, data flip-flop (DFF), DFF dengan preset dan clear (asinkron dan sinkron), toggle flip-flop (TFF) dan JK flip-flop serta kode HDL verilognya

Setelah mempelajari bab ini, mahasiswa diharapkan akan mampu:

  1. [C2] menjelaskan perbedaan antara latch dan flip-flop dengan tepat
  2. [C2] menjelaskan fungsi karakteristik latch (SR, D) dan flip-flop (D, T, dan JK) dengan tepat
  3. [C3] memprogram modul Verilog untuk flip-flop dan latch

Sebagai kegiatan terstruktur, mahasiswa diharapkan mencari dan meringkas prinsip kerja IC TTL 74xx berupa latch SR latch, D latch, data flip-flop, toggle flip-flop, JK flip-flop dan shift register. Dari tabel karakteristik TTL tersebut, mahasiswa membuat modul Verilognya.

Download materi kuliah.

 

 

  1. No comments yet.
  1. No trackbacks yet.

This blog is kept spam free by WP-SpamFree.

*

Skip to toolbar