Home > Kuliah, Sistem Digital Lanjut > Kisi-kisi UTS TKC-305 Sistem Digital Lanjut (2013)

Kisi-kisi UTS TKC-305 Sistem Digital Lanjut (2013)

Ujian Tengah Semester TKC-305 Sistem Digital Lanjut tahun ajaran 2013/2014 akan diadakan hari Senin, 21 Oktober 2013 jam 14.00 – 15.30 (90 menit) sesuai dengan jadwal yang diberikan oleh Prodi Siskom. Berikut materi pembelajaran yang akan diujikan dan perlu disiapkan oleh mahasiswa berdasarkan kompetensi yang diharapkan.

Secara umum, UTS ini menguji kemampuan mahasiswa untuk merancang rangkaian digital yang diimplementasikan menggunakan IC TTL maupun di device terprogram FPGA, seperti yang dituangkan dalam GBPP/SAP mata kuliah ini. Mahasiswa juga diharapkan dapat menganalisis dan mengevaluasi hasil perancangannya tersebut, baik dari rangkaiannya maupun menggunakan simulator.

Tentang Ujian

  • Sifat ujian: tutup buku
  • Tipe soal: uraian dan desain
  • Tujuan umum: mengevaluasi pemahaman mahasiswa dan kemampuannya dalam mendesain, mengimplementasikan dan menganalisis sistem digital jika diberikan satu kebutuhan spesifikasi masukan-keluaran sistem (level kognitif C1 sampai C5)

Materi Ujian

Materi yang akan diujikan meliputi:

  1. Teknologi implementasi sistem digital (kuliah #1)
  2. Rangkaian TTL 7400 (kuliah #2)
  3. Metodologi desain sistem digital menggunakan HDL untuk devais terprogram (kuliah #3)
  4. Pemrograman verilog (kuliah #4)
  5. Desain rangkaian kombinasional dengan HDL (kuliah #5 dan #6)

Referensi lain yang bisa digunakan adalah:

  1. Modul2-RangkaianKombinasional-1
  2. Modul3-RangkaianKombinasional-2

Kompetensi yang Diujikan

Kompetensi mahasiswa yang diujikan meliputi kemampuannya untuk:

  1. [C3] menjelaskan dan memilih teknologi implementasi sistem digital secara tepat, mulai dari teknologi IC Seri 7400, PLD (programmable logic device) dan ASIC (application specific IC);
  2. [C3] menerapkan metodologi untuk mengembangkan sistem digital menggunakan IC seri 74xx;
  3. [C3] menjelaskan dan mengaplikasikan asumsi dan disiplin dalam perancangan sistem digital saat implementasi secara fisik;
  4. [C5] memilih IC TTL/CMOS seri 7400 untuk mengimplementasikan desain rangkaian digital secara tepat jika diberikan suatu kebutuhan desain;
  5. [C3] menerapkan metodologi untuk mengembangkan sistem digital menggunakan HDL di atas device terprogram (CPLD, FPGA) jika diberikan suatu kebutuhan rancangan sistem digital;
  6. [C3] menggunakan sintaks-sintaks HDL Verilog dengan benar untuk membuat program HDL untuk suatu problem desain sistem digital sederhana;
  7. [C3] menuliskan modul testbench untuk menguji modul yang didesain secara fungsional;
  8. [C6] mengevaluasi desainnya dari diagram pewaktuan yang didapatkannya serta perilaku keluaran sistem dari masukan yang diberikan;
  9. [C3] memprogram HDL (Verilog) untuk elemen-elemen rangkaian kombinasional dengan tepat (dapat tersintesis);
  10. [C4] mensimulasikan dan menganalisis desain HDL rangkaian tersebut;
  11. [C6] merancang dan mengevaluasi desain rangkaian kombinasional dengan fungsi serupa IC seri 74xx;

Semoga sukses UTSnya…  Dan tetap jujur yah…

  1. No comments yet.
  1. No trackbacks yet.
*

This blog is kept spam free by WP-SpamFree.

Skip to toolbar