Home > Kuliah, Sistem Digital > TKC205 – Sistem Digital (2013 – Genap)

TKC205 – Sistem Digital (2013 – Genap)

Kredit:2 SKS Kuliah, 1 SKS Praktikum (TKC-309)
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip) email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, tugas, diskusi kelompok
Durasi:±16 Minggu

Jadwal (lihat jadwal lengkap)

  • Kelas A, Hari Senin, jam 11.10 – 12.50, Ruang D304
  • Kelas B, Hari Selasa, jam 07.50 – 09.30, Ruang D205

Pengumuman

  • (24/2/14) Kuliah perdana Sistem Digital TKC-205 akan dimulai hari Senin 3 Maret 2014 (Kelas A) dan hari Selasa 4 Maret 2014 (Kelas B). Peserta mata kuliah diharapkan mempersiapkan materi yang akan dibahas. Materi dapat didownload dari halaman web ini.

Deskripsi Kuliah Kuliah ini merupakan kuliah wajib di program studi Sistem Komputer, Fakultas Teknik Undip. Kuliah ini mempelajari dasar-dasar sistem digital mulai dari konsep, analisis, perancangan, implementasi dan evaluasi rangkaian logika. Konsep dan analisis rangkaian logika meliputi gerbang logika, ekspresi dan persamaan logika, aljabar Boolean, representasi bilangan digital dan operasi aritmetika. Perancangan (sintesis) ditujukan untuk menghasilkan rangkaian logika yang optimal (seringkali minimal) dengan menyederhanakan persamaan logika menggunakan aljabar Boolean, peta Karnaugh dan metode tabular Quine-McKluskey. Perancangan dilakukan untuk menghasilkan rangkaian kombinasional dan/atau sekuensial. Perancangan rangkaian sekuensial sinkron dilakukan menggunakan model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL (Transistor-transistor logic). Evaluasi rangkaian dilakukan untuk menverifikasi desain rangkaian lewat pengujian atau menggunakan program bantu simulator. Pokok bahasannya tersusun atas 5 bagian, yaitu:

  1. Pendahuluan sistem digital Bagian ini membahas sistem digital secara umum serta konsep dan analisis rangkaian logika.
  2. Rangkaian logika minimal Bagian ini membahas aljabar Boolean, sintesis rangkaian logika, peta Karnaugh, rangkaian multikeluaran, metode Quine-McKluskey dan program sintesis untuk menghasilkan rangkaian logika yang optimal (seringkali minimal).
  3. Teknologi implementasi Bagian ini membahas rangkaian logika CMOS dan rangkaian terintegrasi standar TTL keluarga 74xx untuk implementasi rangkaian logika.
  4. Sistem bilangan digital Bagian ini membahas representasi bilangan digital, operasi bilangan biner dan rangkaian aritmetika biner.
  5. Rangkaian digital Bagian membahas rangkaian kombinasional, elemen rangkaian sekuensial dan rangkaian sekuensial sinkron sebagai penyusun komputer.  Rangkaian sekuensial dirancang menggunakan model FSM Moore dan Mealy.

Kuliah TKC205 menjadi landasan untuk mata kuliah lanjut, seperti TKC210 (teknik interface dan antarmuka), TKC211 (Teknik Mikroprosesor), TKC305 (Sistem Digital Lanjut), TKC213 (Organisasi Komputer) dan TKC241 (Perancangan Mikroprosesor). Standar Kompetensi Mahasiswa akan mampu memahami secara komprehensif tentang konsep sistem digital. Dengan pemahaman konsep tersebut, mahasiswa akan mampu merancang dan menganalisis, mengimplementasikan, mengaplikasikan rangkaian digital (menggunakan teknologi TTL/CMOS) dan mengkomunikasikan solusi desain sistem digital dengan jelas, runut dan tepat baik tertulis maupun lisan. Mahasiswa akan mampu melakukan simulasi rangkaian logika dengan menggunakan program simulator, misalnya Qucs dari Michael Margraf (Quite Universal Circuit Simulator) atau program simulator lainnya. Ketentuan dan Sistem Evaluasi (Lihat Kontrak Perkuliahan)

NoEvaluasiBobot
1Tugas30%
2Kuis
3Ujian Tengah Semester30%
4Ujian Akhir Semester40%

Buku Acuan/Referensi

  1. (Buku Utama) Eko Didik Widianto, Sistem Digital: Analisis, Desain dan Implementasi, Edisi Pertama, Graha Ilmu, 2014
  2. Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog/VHDL, 2nd Edition, McGraw-Hill, 2005
  3. Peter J. Ashenden, Digital Design: An Embedded Systems Approach Using Verilog/VHDL, Morgan Kaufmann, 2008
  4. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, “Digital Systems: Principles and Applications”, Edisi 11, Pearson, 2011Buku ini bisa dipinjam di perpustakaan jurusan.
  5. Sumber lain: paper ilmiah, website project
  6. Buku Ajar/Handout:
    1. Eko didik widianto (2011): Sintesis rangkaian logika

Satuan Acara Pengajaran (SAP) Kegiatan kuliah direncanakan selama 14 kali pertemuan

#BahasanReferensi
1Pengenalan Sistem Digital (update: 5/3/2012)Sistem digital dan representasi diskrit * Perangkat digital dan pengantar teknologi rangkaian terintegrasi (IC) * Metodologi desain sistem digital dan abstraksi digital

Kompetensi Dasar/KD1:

  1. [C2] Mahasiswa akan mampu menjelaskan tentang sistem digital, representasi diskrit dan metodologi untuk mendesain sistem digital
[1] Bab 1[2] B 1.1

[3] B 1

2Konsep Rangkaian Logika (update: 11/3/2014)Representasi biner dan saklar sebagai elemen biner * Variabel dan fungsi logika * Ekspresi dan persamaan logika * Tabel kebenaran * Gerbang dan rangkaian logika * Analisis rangkaian * Diagram Pewaktuan

Kompetensi Dasar/KD2:

  1. [C2] Mahasiswa akan mampu menjabarkan konsep-konsep rangkaian logika secara komprehensif meliputi representasi, variabel, fungsi logika, ekspresi dan persamaan logika
  2. [C3] Mahasiswa akan mampu merepresentasikan fungsi logika ke tabel kebenaran dan mampu mengaplikasikannya dalam gerbang dan rangkaian logika dengan tepat
  3. [C4] Mahasiswa akan mampu melakukan sintesis rangkaian logika dari diagram pewaktuan yang tersedia serta memverifikasinya
[1] Bab 2[2] B 1.2

[3] B 2.1-2.4

3Aljabar Boolean dan Sintesis Rangkaian Logika (update: 11/3/2014)Aljabar Boolean: aksioma, teorema, dan hukum * Diagram Venn * Manipulasi aljabar * Sintesis ekspresi logika dari tabel kebenaran * minterm/SOP dan maxterm/POS beserta notasinya * Konversi SOP <-> POS * Rangkaian AND-OR, OR-AND * Rangkaian NAND-NAND, NOR-NOR

Kompetensi Dasar/KD3:

  1. [C2] Mahasiswa akan mampu memahami aljabar Boolean
  2. [C5] Mahasiswa akan mampu mendesain rangkaian logika dengan benar jika diberikan kebutuhan/requirement desain yang diinginkan (tabel kebenaran, diagram pewaktuan)
  3. [C6] Mahasiswa akan mampu mendesain rangkaian logika yang optimal dengan melakukan penyederhanaan fungsi secara aljabar
[1] Bab 3[2] B 2.1

[3] B 2.5-2.8

Tugas#1 rangkaian logika harus dikumpulkan sebelum tanggal <tbd>
4,5 Rangkaian Logika Optimal: Peta Karnaugh dan Rangkaian MultiKeluaran (update: 17/3/2014)Peta Karnaugh: 2/3/4/5-variabel * Strategi minimisasi rangkaian * Minimisasi SOP (grouping minterm) * Kondisi don’t care * Minimisasi POS * Rangkaian multi keluaran

Kompetensi Dasar/KD4:

  1. [C3] Mahasiswa akan mampu menggunakan don’t care dalam peta Karnaugh
  2. [C6] Mahasiswa akan mampu mendesain rangkaian logika optimal dengan menyederhanakan persamaan logika menggunakan peta Karnaugh (K-Map)
  3. [C6] Mahasiswa akan mampu mendesain rangkaian logika optimal dengan menggabungkan beberapa fungsi dalam satu rangkaian multi-keluaran
[1] Bab 4[2] B 2.1

[3] B 4.1-4.5

Tugas#2 rangkaian logika optimal harus dikumpulkan sebelum tanggal <tbd>
6Metode Quine-McKluskey dan Program Bantu Komputer (update: 14/3/2014)Metode Quine-McKluskey atau tabular * Program bantu komputer untuk sintesis dan analisis: Bmin, Qmls, Qucs

Kompetensi Dasar/KD5:

  1. [C2] Mahasiswa akan mampu memahami algoritma/metode tabular Quine-McKluskey untuk fungsi logika sehingga dihasilkan rangkaian yang minimum
  2. [C3] Mahasiswa akan mampu menggunakan perangkat lunak komputer (Bmin, Qmls dan Qucs) untuk menyederhanakan rangkaian logika dan untuk menganalisis rangkaian logika minimum
[1] Bab 5[2] B 4.7-4.9
Tugas#3 desain rangkaian menggunakan CAD harus dikumpulkan <tbd>
7Rangkaian Logika CMOS (Update: 19/4/2014)Buffer, tristate dan gerbang transmisi (TG) * Saklar transistor * NMOS, PMOS dan CMOS * Gerbang logika CMOS * CMOS untuk buffer dan TG *  Gerbang XOR dan XNOR beserta aplikasinya

Kompetensi Dasar/KD6:

  1. [C4] Mahasiswa akan mampu mengimplementasikan gerbang-gerbang dan rangkaian logika menggunakan CMOS dengan tepat
  2. [C4] Mahasiswa akan mampu menjelaskan dan mengaplikasikan asumsi dan disiplin dalam perancangan sistem digital saat implementasi secara fisik
  3. [C3] Mahasiswa akan mampu mengimplementasikan gerbang logika XOR dan XNOR dalam rangkaian penjumlah, parity generator dan checker
[1] Bab 6[2] B 1.3

[3] B 3.1-3.4,3.8

UTS

NA
8Rangkaian TTL Standar (Update: 19/4/2014)IC TTL Standar seri 7400 untuk fungsi logika dasar * metodologi desain rangkaian digital menggunakan IC TTL 7400 * tinjauan praktikal implementasi untuk jaminan kehandalan sinyal

Kompetensi Dasar / KD7:

  1. [C4] memilih IC TTL standar yang diperlukan untuk mengimplementasikan suatu fungsi logika tertentu
  2. [C5] mendesain dan mengevaluasi rangkaian IC TTL standar
  3. [C5] menganalisis parameter elektrik dalam suatu rangkaian IC TTL standar untuk jaminan kehandalan sinyal digital
[1] Bab 7[2] B 6

[3] B 3.5-3.7

NA
9,10Representasi Bilangan Digital (Updated: 22 Maret 2014)Representasi posisional: bilangan tak bertanda (unsigned), desimal, biner, oktal dan hexadesimal * Konversi bilangan * Bilangan bertanda (signed): sign-magnitude, 1’s complement, 2’s complement * Operasi penjumlahan dan pengurangan * Overflow aritmatika * Bilangan fixed-point, floating-point, BCD dan ASCII

Kompetensi Dasar/KD8:

  1. [C2] menuliskan sistem bilangan digital, dalam bentuk bilangan posisional, biner, heksadesimal, oktal, bertanda (signed) dan tak bertanda (unsigned) dengan tepat
  2. [C3] menuliskan bilangan pecahan ke dalam bentuk fixed-point dengan tepat dan sebaliknya
  3. [C3] menuliskan bilangan pecahan ke dalam bentuk floating-point presisi tunggal dan ganda dengan tepat dan sebaliknya
  4. [C3] merepresentasikan karakter dan angka digital ke dalam kode ASCII dan BCD dengan tepat
[1] Bab 8[2] B 3

[3] B 5.1-5.3,5.7

Tugas#4_5 Representasi Bilangan dan Operasi Arimatika dikumpulkan <tbd>
11Operasi dan Rangkaian Aritmatika (Update: 22 Maret 2014)Unit penjumlah 1-bit: half-adder (HA) dan full-adder (FA) * Ripple carry adder * Rangkaian penjumlah/pengurang * kondisi overflow dan rangkaian detektornya * Desain fast adder: carry-lookahead adder (CLA) * Desain dan simulasi fast adder 32-bit * implementasi rangkaian aritmetika dengan IC TTL 7400

Kompetensi Dasar/ KD9:

  1. [C3] melakukan operasi penjumlahan dan pengurangan bilangan biner
  2. [C5] menganalis rangkaian penjumlah/pengurang bilangan biner
  3. [C5] mampu menganalisis kondisi overflow dalam suatu operasi aritmetika
  4. [C5] menganalisis rangkaian penjumlah/pengurang n-bit dengan deteksi overflow
  5. [C6] mendesain dan menganalisis rangkaian penjumlah cepat n-bit
  6. [C6] mendesain, mengimplementasikan dan mengevaluasi rangkaian penjumlah menggunakan IC TTL 7400
[1] Bab 9[2]B 5.4

Manual tools

Tugas#? NA
12,13Rangkaian Kombinasional (Update: 22/03/2014)Rangkaian kombinasional * Multiplekser, dekoder, demultiplekser, enkoder dan code converter * Teorema ekspansi Shannon * Desain rangkaian kombinasional

Kompetensi Dasar/KD10:

  1. [C2] Mahasiswa akan mampu menjelaskan fungsi karakteristik blok komponen rangkaian kombinasional dengan tepat
  2. [C4] Mahasiswa akan mampu mengaplikasikan blok rangkaian kombinasional dalam desain sistem digital serta menganalisisnya
  3. [C5] Mahasiswa akan mampu merancang dan menganalisis rangkaian multiplekser dari fungsi logika yang diinginkan, dengan menggunakan ekspansi Shannon
[1] Bab 10[2] B 2.3

[3] B 6

Tugas#6 Fungsi karakteristik IC kombinasional dikumpulkan paling lambat 29 Juni 2012 jam 14.00
14,15Rangkaian Sekuensial (update: 24/03/2012)SR Latch * Gated Latch * Sensitivitas: level vs transisi * Master-slave D (Data) flip-flop * Edge-triggered D flip-flop * T (Toggle) flip-flop * JK flip-flop * Register n-bit * Register geser * Pencacah: naik dan turun, asinkron dan sinkron

Kompetensi Dasar/KD11:

  1. [C2] menjelaskan perbedaan antara latch dan flip-flop
  2. [C4] menganalisis fungsi karakteristik latch set-reset, latch tergerbang, latch data
  3. [C4] menganalisis fungsi karakteristik flip-flop (D, T, dan JK)
  4. [C3] membedakan perilaku dan rangkaian pencacah sinkron dan asinkron
  5. [C5] merancang rangkaian n  buah flip-flop menjadi register data n  bit, shift register, pencacah naik/turun sinkron/asinkron serta menganalisisnya
  6. [C5] merancang dan menganalisis implementasi rangkaian sekuensial menggunakan IC TTL
[1] Bab 11.1 – 11.3[2] B 4.1

[3] B 7.1-7.6

Tugas#9 (TBD)
Tugas#10 (TBD)
16Desain Rangkaian Sekuensial Sinkron (23/03/2014)Finite state machine/FSM * Diagram, tabel dan valuasi state * Desain mesin Moore * Implementasi dengan D-, T- dan JK- flip-flop * Ketentuan penugasan keadaan Desain mesin Mealy * Penyederhanaan state: partitioning * Desain penjumlah serial dengan mesin Moore dan Mealy

Kompetensi Dasar/KD13:

  1. [C2] Mahasiswa akan mampu membedakan model mesin Moore dan Mealy
  2. [C4] Mahasiswa akan mampu mendesain diagram FSM dari problem desain sekuensial menggunakan model Moore
  3. [C5] Mahasiswa akan mampu merumuskan diagram FSM menjadi tabel state dan mensintesis logika next_state dan logika output
  4. [C5] Mahasiswa mampu mendesain rangkaian sekuensial menggunakan Flip-flop
  5. [C2] Mahasiswa akan mampu memahami model mesin Mealy
  6. [C5] Mahasiswa akan mampu mendesain diagram FSM dari problem desain sekuensial menggunakan model Mealy
[1] Bab 12[2] B 4.3

[3] B 8.1-8.2

  • Materi tugas diambil dari materi kuliah di minggu berjalan dan bersifat kelompok/mandiri

Peta Instruksional Lain-lain Perubahan jadwal, tugas, nilai dan informasi lain akan diumumkan di halaman ini dan facebook. File presentasi pdf dibangkitkan menggunakan program Lyx dengan kelas dokumen powerdot dan beamer (style Marburg). Pembuatan dokumen dilakukan di sistem operasi Linux uBuntu Lucid.

Categories: Kuliah, Sistem Digital
  1. No comments yet.
  1. No trackbacks yet.
*

This blog is kept spam free by WP-SpamFree.

Skip to toolbar