TKC205 – Sistem Digital (2015, Genap)

Kredit:2 SKS Kuliah, 1 SKS Praktikum (TKC-309)
Dosen:
  1. Eko Didik Widianto, email: didik@at@undip(dot)ac(dot)id
  2. Dania Eridani, email: dania@at@ce(dot)undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, tugas, diskusi kelompok
Durasi:±16 Minggu

Jadwal (lihat jadwal lengkap)

  • Kelas A, Hari Kamis, jam 07.00 – 08.40, Ruang D205
  • Kelas B, Hari Senin, jam 10.20 – 12.00, Ruang E201-E202
DeskripsiStandar KompetensiEvaluasiBuku AcuanRencana KuliahContoh UTS/UASSaran & Komentar

Deskripsi Kuliah

Kuliah ini merupakan kuliah wajib di program studi Sistem Komputer, Fakultas Teknik Undip. Kuliah ini mempelajari dasar-dasar sistem digital mulai dari konsep, analisis, perancangan, implementasi dan evaluasi rangkaian logika. Konsep dan analisis rangkaian logika meliputi gerbang logika, ekspresi dan persamaan logika, aljabar Boolean, representasi bilangan digital dan operasi aritmetika. Perancangan (sintesis) ditujukan untuk menghasilkan rangkaian logika yang optimal (seringkali minimal) dengan menyederhanakan persamaan logika menggunakan aljabar Boolean, peta Karnaugh dan metode tabular Quine-McKluskey. Perancangan dilakukan untuk menghasilkan rangkaian kombinasional dan/atau sekuensial. Perancangan rangkaian sekuensial sinkron dilakukan menggunakan model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL (Transistor-transistor logic). Evaluasi rangkaian dilakukan untuk menverifikasi desain rangkaian lewat pengujian atau menggunakan program bantu simulator. Pokok bahasannya tersusun atas 5 bagian, yaitu:

  1. Pendahuluan sistem digital Bagian ini membahas sistem digital secara umum serta konsep dan analisis rangkaian logika.
  2. Rangkaian logika minimal Bagian ini membahas aljabar Boolean, sintesis rangkaian logika, peta Karnaugh, rangkaian multikeluaran, metode Quine-McKluskey dan program sintesis untuk menghasilkan rangkaian logika yang optimal (seringkali minimal).
  3. Teknologi implementasi Bagian ini membahas rangkaian logika CMOS dan rangkaian terintegrasi standar TTL keluarga 74xx untuk implementasi rangkaian logika.
  4. Sistem bilangan digital Bagian ini membahas representasi bilangan digital, operasi bilangan biner dan rangkaian aritmetika biner.
  5. Rangkaian digital Bagian membahas rangkaian kombinasional, elemen rangkaian sekuensial dan rangkaian sekuensial sinkron sebagai penyusun komputer.  Rangkaian sekuensial dirancang menggunakan model FSM Moore dan Mealy.

Kuliah TKC205 menjadi landasan untuk mata kuliah lanjut, seperti TKC210 (teknik interface dan antarmuka), TKC211 (Teknik Mikroprosesor), TKC305 (Sistem Digital Lanjut), TKC213 (Organisasi Komputer) dan TKC241 (Perancangan Mikroprosesor).

Kembali ke atas

Standar Kompetensi yang Diharapkan

Mahasiswa akan mampu memahami secara komprehensif tentang konsep sistem digital. Dengan pemahaman konsep tersebut, mahasiswa akan mampu merancang dan menganalisis, mengimplementasikan, mengaplikasikan rangkaian digital (menggunakan teknologi TTL/CMOS) dan mengkomunikasikan solusi desain sistem digital dengan jelas, runut dan tepat baik tertulis maupun lisan. Mahasiswa akan mampu melakukan simulasi rangkaian logika dengan menggunakan program simulator, misalnya Qucs dari Michael Margraf (Quite Universal Circuit Simulator) atau program simulator lainnya.
Kembali ke atas

Ketentuan dan Sistem Evaluasi (lihat Kontrak Perkuliahan)

NoEvaluasiBobot
1Tugas30%
2Kuis
3Ujian Tengah Semester30%
4Ujian Akhir Semester40%

Kembali ke atas

Buku Acuan/Referensi

978-602-262-211-6-1254

  1. (Buku Utama) Eko Didik Widianto, Sistem Digital: Analisis, Desain dan Implementasi, Edisi Pertama, Graha Ilmu, 2014
  2. Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog/VHDL, 2nd Edition, McGraw-Hill, 2005
  3. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, “Digital Systems: Principles and Applications”, Edisi 11, Pearson, 2011Buku ini bisa dipinjam di perpustakaan jurusan.
  4. Sumber lain: paper ilmiah, website project
  5. Buku Ajar/Handout: Eko didik widianto (2011): Sintesis rangkaian logika

Kembali ke atas

Rencana Perkuliahan

Perkuliahan dilakukan selama 16 minggu pertemuan. GBPP dapat diunduh dari link berikut.

Rencana kuliah, bahasan dan referensi yang diambil dari [1] adalah sebagai berikut:

PertemuanBahasanBab
1

Pendahuluan Sistem Digital [Presentasi]

Sistem digital dan representasi diskrit * Perangkat digital dan pengantar teknologi rangkaian terintegrasi (IC) * Metodologi desain sistem digital dan abstraksi digital

1
2

Konsep Rangkaian Logika [Presentasi]

Representasi biner dan saklar sebagai elemen biner * Variabel dan fungsi logika * Ekspresi dan persamaan logika * Tabel kebenaran * Gerbang dan rangkaian logika * Analisis rangkaian * Diagram Pewaktuan

2
3

Aljabar Boolean dan Sintesis Rangkaian Logika [Presentasi]

Aljabar Boolean: aksioma, teorema, dan hukum * Diagram Venn * Manipulasi aljabar * Sintesis ekspresi logika dari tabel kebenaran * minterm/SOP dan maxterm/POS beserta notasinya * Konversi SOP <-> POS * Rangkaian AND-OR, OR-AND * Rangkaian NAND-NAND, NOR-NOR

3
4

Peta Karnaugh dan Rangkaian Multi-Keluaran (Bagian 1) [Presentasi]

Peta Karnaugh: 2/3/4/5-variabel * Strategi minimisasi rangkaian * Minimisasi SOP (grouping minterm) * Kondisi don’t care

4.1-4.1.7
5

Peta Karnaugh dan Rangkaian Multi-Keluaran (Bagian 2) [Presentasi]

Peta Karnaugh untuk POS: 2/3/4/5-variabel * Minimisasi POS * Rangkaian multi keluaran

4.1.8-4.2
6

Metode Tabular Quine-McKluskey dan Program Bantu Komputer [Presentasi]

Metode Quine-McKluskey atau tabular * Program bantu komputer untuk sintesis dan analisis: Bmin, Qmls, Qucs

5
7

Rangkaian Logika CMOS [Presentasi]

Saklar transistor * NMOS, PMOS dan CMOS * Gerbang logika CMOS * Buffer, tristate dan gerbang transmisi (TG) * CMOS untuk buffer dan TG * Gerbang XOR dan XNOR beserta aplikasinya

6
8

Rangkaian TTL Standar [Presentasi]

IC TTL Standar seri 7400 untuk fungsi logika dasar * metodologi desain rangkaian digital menggunakan IC TTL 7400 * tinjauan praktikal implementasi untuk jaminan kehandalan sinyal

7
9

Representasi Data Digital (Bagian 1) [Presentasi]

Representasi posisional: bilangan tak bertanda (unsigned), desimal, biner, oktal dan hexadesimal * Konversi bilangan * Bilangan bertanda (signed): sign-magnitude, 1’s complement, 2’s complement

8.1-8.2
10

Representasi Data Digital (Bagian 2) [Presentasi]

Bilangan fixed-point, floating-point, BCD dan ASCII

8.3-8.4
11

Operasi dan Rangkaian Aritmetika Biner [Presentasi]

Unit penjumlah 1-bit: half-adder (HA) dan full-adder (FA) * Operasi aritmetika biner * Overflow aritmatika * Ripple carry adder * Rangkaian penjumlah/pengurang * kondisi overflow dan rangkaian detektornya * Desain fast adder: carry-lookahead adder (CLA) * Desain dan simulasi fast adder 32-bit * implementasi rangkaian aritmetika dengan IC TTL 7400

9
12

Rangkaian Kombinasional (Bagian 1) [Presentasi]

Rangkaian kombinasional * Multiplekser dan enkoder * Teorema ekspansi Shannon * Desain rangkaian kombinasional

10.1-10.2
13

Rangkaian Kombinasional (Bagian 2) [Presentasi]

Rangkaian kombinasional * Dekoder, demultiplekser dan code converter * Desain rangkaian kombinasional

10.3-10.4
14

Rangkaian Sekuensial (Bagian 1) [Presentasi]

SR Latch (Set-Reset) * Gated Latch * Sensitivitas: level vs transisi * Master-slave D (Data) flip-flop * Edge-triggered D flip-flop * T (Toggle) flip-flop * JK flip-flop

11.1-11.3
15

Rangkaian Sekuensial (Bagian 2) [Presentasi]

Register n-bit * Register geser * Pencacah: naik dan turun, asinkron dan sinkron

11.4-11.5
16

Perancangan Rangkaian Sekuensial Sinkron [Presentasi]

Finite state machine/FSM * Diagram, tabel dan valuasi state * Desain mesin Moore * Implementasi dengan D-, T- dan JK- flip-flop * Ketentuan penugasan keadaan Desain mesin Mealy * Penyederhanaan state: partitioning * Desain penjumlah serial dengan mesin Moore dan Mealy

12

Kembali ke atas

Contoh Soal UTS/UAS

  1. UTS-TSK205-SistemDigital-2011 [unduh]
  2. UAS-TSK205-SistemDigital-2011 [unduh]
  3. UAS-TSK205-SistemDigital-2011-SP [unduh]
  4. UTS-TSK205-SistemDigital-2012 [unduh]
  5. UAS-TSK205-SistemDigital-2012 [unduh]
  6. UAS-TSK205-SistemDigital-2012-SP [unduh]
  7. UTS-TSK205-SistemDigital-2013 [unduh]
  8. UAS-TSK205-SistemDigital-2013 [unduh]
  9. UAS-TSK205-SistemDigital-2013-SP [unduh]
  10. UTS-TKC205-SistemDigital-2014 [unduh]
  11. UAS-TKC205-SistemDigital-2014 [unduh]
  12. UTS-TKC205-SistemDigital-2015 [unduh]
  13. UAS-TKC205-SistemDigital-2015 [unduh]

Kembali ke atas

Saran kepada Penulis

Pertanyaan, saran, komentar dan kritik membangun terkait kuliah ini dapat disampaikan lewat email didik@live.undip.ac.id.
Penulis juga dapat ditemui di Program Studi Sistem Komputer, Fakultas Teknik Undip. Gedung Dekanat FT Undip, Jl. Prof. Sudarto, SH, Tembalang, Semarang, Jawa Tengah.

Kembali ke atas

Leave a Reply

Your email address will not be published. Required fields are marked *


*

This blog is kept spam free by WP-SpamFree.