Category Archives: Sistem Digital

Catatan kuliah sistem digital

Sintesis Rangkaian Logika

Sintesis dalam artikel ini mengacu ke proses untuk membangkitkan rangkaian logika dari deskripsi perilaku fungsional yang diinginkan. Dalam perancangan sistem digital, sintesis merupakan proses mapping rancangan RTL (register-transfer level) yang mendeskripsikan perilaku sistem digital ke dalam netlist level gerbang logika sesuai teknologi chip target yang digunakan.

Sintesis rangkaian logika ini telah dibahas di kuliah TSK-205 Sistem Digital. Di program studi Sistem Komputer – Undip, materi diberikan kepada mahasiswa S1 di semester 2. Sintesis rangkaian logika ini dibahas di pertemuan 1-3.

Materi kuliah 1 membahas tentang metodologi perancangan sistem. Kuliah 2 membahas tentang konsep rangkaian digital, fungsi logika, representasi fungsi logika dengan tabel kebenaran dan ekspresi logika, variabel, ekspresi dan persamaan logika, serta gerbang logika dan rangkaian logika. Kuliah 3 membahas tentang aljabar Boolean, sintesis rangkaian logika, persamaan sum-of-product (SOP) dan product-of-sum (POS), minterm, maxterm, dan bentuk kanonik SOP dan POS, penyederhanaan ekspresi menggunakan aljabar, implementasi rangkaian dengan susunan gerbang AND-OR, OR-AND, NAND-NAND dan NOR-NOR.

Ekstraksi materi-materi tersebut saya susun dalam handout tentang sintesis rangkaian logika. Pendalaman konsep dan langkah desain fundamental rangkaian digital (logika) ditekankan. Konsep dan langkah desain harus dipahami karena merupakan salah satu kompetensi dasar bagi mahasiswa sistem komputer dan menjadi landasan ilmu untuk kuliah-kuliah tingkat lanjut.

Continue reading Sintesis Rangkaian Logika

TSK-205 Sistem Digital (2010)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip) 

email: didik@at@undip(dot)ac(dot)id

Metode pengajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi
Waktu:±14 Minggu (pertemuan)

Deskripsi Kuliah

Dasar-dasar sistem digital: konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika optimal, teknologi implementasi dengan CMOS dan PLD, representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter, serta desain rangkaian sekuensial sinkron/FSM: model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL dan CMOS.

Kuliah TSK205 menjadi landasan untuk mata kuliah lanjut, seperti TSK305 (Teknik Mikroprosesor), TSK307 (Organisasi Komputer), TSK505 (Sistem Digital Lanjut) dan TSK507 (Sistem Embedded).

Continue reading TSK-205 Sistem Digital (2010)