Category Archives: Sistem Digital Lanjut

Catatan kuliah sistem digital lanjut: implementasi di IC TTL dan FPGA

Tugas#1 TKC-305 Sistem Digital Lanjut

Kegiatan terstruktur dari bahasan pertemuan kedua kuliah TKC-305 Sistem Digital Lanjut adalah berupa tugas#1. Pertemuan kedua membahas tentang metodologi desain HDL menggunakan Xilinx ISE baik secara top-down atau bottom-up, struktural atau prosedural.

Tugas mahasiswa adalah sebagai berikut:

  1. Mahasiswa menginstall Xilinx ISE Webpack di laptopnya masing-masing. Petunjuk instalasi dapat dilihat di sini (Linux, tapi dapat diimplementasikan untuk Windows)
  2. Mahasiswa membuat kode HDL (modul) untuk fungsi sederhana dan mensimulasikan kode tersebut menggunakan simulator ISIM

Fungsi sederhana yang harus dibuat adalah “dekoder nama”. Diinginkan sistem yang mampu menghasilkan keluaran 10 karakter nama (ASCII) dari masukan urutan karakter dalam nama tersebut.

Contoh: nama 10 karakter “Eko Didik “, termasuk spasi. Jika masukan dekoder 0, maka keluar ‘E’ (1000101). Jika masukan dekoder 1, maka keluar ‘k’ (1101011). Dan seterusnya. Secara lengkap adalah sebagai berikut: Continue reading Tugas#1 TKC-305 Sistem Digital Lanjut

TKC305 Sistem Digital Lanjut (2015)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, latihan, tugas
Waktu:±14 Minggu (termasuk UTS dan UAS)
Silabus:Lihat rencana perkuliahan / GBPP

Deskripsi Kuliah
TKC305 Sistem Digital Lanjut ini merupakan mata kuliah lanjutan dari TKC-205 Sistem Digital di Program Studi Sistem Komputer Fak. Teknik Undip.

Di TKC-205, mahasiswa telah mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS (Complementary Metal Oxide Semiconductor) dan mengimplementasikannya menggunakan chip standar (TTL/CMOS), representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter.

Di TKC-305, mahasiswa akan belajar tentang desain dan implementasi rangkaian kombinasional dan sekuensial tersebut menggunakan devais terprogram (CPLD/FPGA) berbasis Xilinx. Mahasiswa akan memprogram HDL (Hardware Description Language) untuk mendeskripsikan hardware sistem. Bahasa HDL yang digunakan untuk implementasi sistem digital terprogram adalah Verilog.

Kuliah TKC305 Sistem Digital Lanjut mempelajari hal-hal sebagai berikut:

  1. Teknologi implementasi sistem digital: gerbang logika CMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untuk mengimplementasikan sistem
  2. Desain rangkaian kombinasional: multiplekser, dekoder, enkoder, kode konverter, komparator dan deskripsi HDLnya
  3. Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T, JK), register, shift register, counter/pencacah up/down sinkron dan asinkron, pencacah lainnya dan deskripsi HDLnya
  4. Desain rangkaian sekuensial sinkron: FSM meliputi diagram, tabel dan assignment state serta pemilihan flip-flop untuk implementasi, model Moore, model Mealy, desain FSM dengan HDL, minimisasi state, contoh implementasi (serial adder, counter) dan analisisnya
  5. Desain rangkaian sekuensial asinkron: analisis, sintesis, reduksi dan assignment state serta contoh desainnya

Mata kuliah prasyarat: TKC-205 Sistem Digital
Mata kuliah yang berkaitan adalah TKC-211 (Teknik Mikroprosesor). TKC-305 juga akan menjadi prasyarat untuk kuliah pilihan TKC-405 Desain Sistem VLSI dan TKC-241 Perancangan Mikroprosesor.

Pengumuman

  • <n.a>

Continue reading TKC305 Sistem Digital Lanjut (2015)

Kisi-Kisi UAS TKC-305 Sistem Digital Lanjut TA 2014/2015

Ujian Akhir Semester (UAS) mata kuliah TKC-305 Sistem Digital Lanjut akan dilaksanakan hari Senin, 29 Desember 2014 jam 14.00-15.30 (90 menit). Berikut materi yang akan diujikan dan perlu disiapkan oleh mahasiswa yang mengambil mata kuliah ini.

Tentang Ujian

  • Sifat ujian: buka 1 lembar catatan A4 atau folio
  • Tipe soal: uraian
  • Tujuan: mengevaluasi pemahaman mahasiswa dan kemampuan desain serta evaluasi sistem digital lanjut menggunakan bahasa deskripsi hardware (HDL) jika diberikan satu kebutuhan spesifikasi masukan-keluaran sistem (level kognitif C1 sampai C5)

Materi Ujian
Materi secara lengkap dapat dilihat di http://didik.blog.undip.ac.id/2012/09/02/tkc-305-sistem-digital-lanjut-2012/.

  1. Teknologi implementasi sistem digital, terutama menggunakan PLD
  2. Metodologi desain sistem digital dan pengantar HDL
  3. Dasar-dasar Pemrograman Verilog
  4. Desain rangkaian kombinasional dengan HDL. Materi pelengkap yang dapat digunakan: Modul2-RangkaianKombinasional-1 dan Modul3-RangkaianKombinasional-2
  5. Elemen rangkaian sekuensial: latch dan flip-flop
  6. Register dan Pencacah
  7. Desain rangkaian sekuensial sinkron (Moore)
  8. HDL untuk Elemen dan Rangkaian Sekuensial
    Continue reading Kisi-Kisi UAS TKC-305 Sistem Digital Lanjut TA 2014/2015

Penjelasan Soal UTS Sistem Digital Lanjut

Ujian Tengah Semester TA 2014/2014 untuk mata kuliah TKC-305 Sistem Digital Lanjut dilaksanakan hari Senin, 27 Oktober 2014. Ujian bersifat take home test, yang berarti mahasiswa mengerjakan solusi soal UTS tersebut bukan di kelas, alias di rumah. Solusi dikumpulkan paling lambat hari Jum’at, 31 Oktober 2014 jam 08.00. Solusi yang dikumpulkan lewat tanggal dan jam tersebut akan dinilai 0.

Untuk mengerjakan soal tersebut, mahasiswa harus sudah mempunyai topik aplikasi sistem digital yang dapat diimplementasikan dengan HDL dan bersifat unik. Mahasiswa dipersilahkan mengambilnya dari topik tugasnya masing-masing. Jika dijumpai topik dan solusi yang sama, maka nilai tiap mahasiswa akan dibagi berdasarkan jumlah mahasiswa dengan topik dan solusi yang sama tersebut.

Solusi diketik dan dicetak di kertas A4. Tulisan menggunakan bahasa Indonesia yang baku. Sistematika tulisan disesuaikan dengan soal. Tulisan menggunakan format paragraf 1.5 spasi, huruf Times New Roman 12pt. Ketentuan lain standar saja, misalnya margin.

Solusi desain yang diinginkan adalah hanya sampai simulasi dan analisisnya. Sintesis dan skematik RTLnya tidak diperlukan.

Aplikasi sistem digital yang akan diimplementasikan dapat terdiri atas modul-modul kombinasional dan sekuensial. Modul kombinasional meliputi gerbang dan rangkaian logika, multiplekster, enkoder, dekoder, demultiplekser, konverter kode, unit penjumlah, pengurang, komparator, pengali, pembagi, dan modul lainnya. Modul sekuensial meliputi latch, flip-flop, register, pencacah, FSM (finite state machine), RAM dan modul lainnya. Modul generator juga dapat digunakan misalnya generator sinyal detak (clock).

Continue reading Penjelasan Soal UTS Sistem Digital Lanjut

Operasi dan Rangkaian Aritmetika Biner

Representasi bilangan biner telah dibahas di bab sebelumnya. Bilangan biner ini merepresentasikan bilangan bulat dan pecahan. Bilangan dapat bernilai positif atau negatif.

Representasi bilangan tak bertanda dapat digunakan untuk menyatakan bilangan yang hanya mempunyai nilai positif saja. Untuk menyatakan bilangan yang bisa bernilai positif dan negatif digunakan representasi bilangan bertanda. Bilangan bertanda menggunakan 1 bit untuk tanda (paling depan), yaitu jika bit tanda bernilai 1, maka bilangan tersebut bernilai negatif, dan sebaliknya. Bilangan bertanda ini dapat mempunyai format sign-magnitude, 1’s complement dan 2’s complement.

Bilangan pecahan dapat dinyatakan dalam bentuk fixed-point dan floating-point. Fixed-point mempunyai jumlah bit untuk nilai utuh dan pecahan tetap, sedangkan floating-point mempunyai jumlah bit untuk nilai utuh dan pecahan tidak tetap dan tidak perlu ditentukan.

Operasi aritmetika biner dapat dilakukan menggunakan bilangan tersebut, yaitu penjumlahan dan pengurangan. Operasi penjumlahan dua bilangan A dan B, yaitu A+B, dilakukan dengan menjumlahan tiap bit bilangan A dan B mulai LSB ke MSB, dengan membawa nilai simpan (carry) untuk dijumlahkan di bit berikutnya.

Operasi pengurangan A dengan B, yaitu A-B , dilakukan dengan menjumlahkan A dengan -B, yaitu 2’s complement dari B. Rangkaian penjumlah n bit tersusun atas n buah elemen penjumlah biner penuh (FA).

Tiap bilangan biner mempunyai jangkauan bilangan masing-masing. Dalam melakukan operasi aritmetika biner, kondisi overflow dapat terjadi. Kondisi ini terjadi jika operasi bilangan baik penjumlahan atau pengurangan menghasilkan nilai di luar jangkauan bilangan tersebut, sehingga hasil operasi tidak valid. Rangkaian deteksi kondisi overflow dapat ditambahkan ke rangkaian penjumlah/pengurang n bit.

Dalam bab ini akan dibahas tentang operasi bilangan biner, meliputi penjumlahan dan pengurangan untuk bilangan bulat dan pecahan fixed-point. Operasi bilangan pecahan floating-point tidak akan dibahas. Dari operasi bilangan blat dan pecahan fixed-point tersebut, elemen penjumlah penuh, rangkaian penjumlah/pengurang n bit dan rangkaian pendeteksi overflow juga akan dibahas.

Pokok bahasan di bab ini meliputi: Continue reading Operasi dan Rangkaian Aritmetika Biner