Archive

Archive for the ‘Sistem Digital Lanjut’ Category

Tugas#1 TKC-305 Sistem Digital Lanjut

September 17th, 2015 No comments

Kegiatan terstruktur dari bahasan pertemuan kedua kuliah TKC-305 Sistem Digital Lanjut adalah berupa tugas#1. Pertemuan kedua membahas tentang metodologi desain HDL menggunakan Xilinx ISE baik secara top-down atau bottom-up, struktural atau prosedural.

Tugas mahasiswa adalah sebagai berikut:

  1. Mahasiswa menginstall Xilinx ISE Webpack di laptopnya masing-masing. Petunjuk instalasi dapat dilihat di sini (Linux, tapi dapat diimplementasikan untuk Windows)
  2. Mahasiswa membuat kode HDL (modul) untuk fungsi sederhana dan mensimulasikan kode tersebut menggunakan simulator ISIM

Fungsi sederhana yang harus dibuat adalah “dekoder nama”. Diinginkan sistem yang mampu menghasilkan keluaran 10 karakter nama (ASCII) dari masukan urutan karakter dalam nama tersebut.

Contoh: nama 10 karakter “Eko Didik “, termasuk spasi. Jika masukan dekoder 0, maka keluar ‘E’ (1000101). Jika masukan dekoder 1, maka keluar ‘k’ (1101011). Dan seterusnya. Secara lengkap adalah sebagai berikut: Read more…

TKC305 Sistem Digital Lanjut (2015)

September 17th, 2015 No comments
Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, latihan, tugas
Waktu:±14 Minggu (termasuk UTS dan UAS)
Silabus:Lihat rencana perkuliahan / GBPP

Deskripsi Kuliah
TKC305 Sistem Digital Lanjut ini merupakan mata kuliah lanjutan dari TKC-205 Sistem Digital di Program Studi Sistem Komputer Fak. Teknik Undip.

Di TKC-205, mahasiswa telah mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS (Complementary Metal Oxide Semiconductor) dan mengimplementasikannya menggunakan chip standar (TTL/CMOS), representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter.

Di TKC-305, mahasiswa akan belajar tentang desain dan implementasi rangkaian kombinasional dan sekuensial tersebut menggunakan devais terprogram (CPLD/FPGA) berbasis Xilinx. Mahasiswa akan memprogram HDL (Hardware Description Language) untuk mendeskripsikan hardware sistem. Bahasa HDL yang digunakan untuk implementasi sistem digital terprogram adalah Verilog.

Kuliah TKC305 Sistem Digital Lanjut mempelajari hal-hal sebagai berikut:

  1. Teknologi implementasi sistem digital: gerbang logika CMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untuk mengimplementasikan sistem
  2. Desain rangkaian kombinasional: multiplekser, dekoder, enkoder, kode konverter, komparator dan deskripsi HDLnya
  3. Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T, JK), register, shift register, counter/pencacah up/down sinkron dan asinkron, pencacah lainnya dan deskripsi HDLnya
  4. Desain rangkaian sekuensial sinkron: FSM meliputi diagram, tabel dan assignment state serta pemilihan flip-flop untuk implementasi, model Moore, model Mealy, desain FSM dengan HDL, minimisasi state, contoh implementasi (serial adder, counter) dan analisisnya
  5. Desain rangkaian sekuensial asinkron: analisis, sintesis, reduksi dan assignment state serta contoh desainnya

Mata kuliah prasyarat: TKC-205 Sistem Digital
Mata kuliah yang berkaitan adalah TKC-211 (Teknik Mikroprosesor). TKC-305 juga akan menjadi prasyarat untuk kuliah pilihan TKC-405 Desain Sistem VLSI dan TKC-241 Perancangan Mikroprosesor.

Pengumuman

  • <n.a>

Read more…

Kisi-Kisi UAS TKC-305 Sistem Digital Lanjut TA 2014/2015

December 24th, 2014 No comments

Ujian Akhir Semester (UAS) mata kuliah TKC-305 Sistem Digital Lanjut akan dilaksanakan hari Senin, 29 Desember 2014 jam 14.00-15.30 (90 menit). Berikut materi yang akan diujikan dan perlu disiapkan oleh mahasiswa yang mengambil mata kuliah ini.

Tentang Ujian

  • Sifat ujian: buka 1 lembar catatan A4 atau folio
  • Tipe soal: uraian
  • Tujuan: mengevaluasi pemahaman mahasiswa dan kemampuan desain serta evaluasi sistem digital lanjut menggunakan bahasa deskripsi hardware (HDL) jika diberikan satu kebutuhan spesifikasi masukan-keluaran sistem (level kognitif C1 sampai C5)

Materi Ujian
Materi secara lengkap dapat dilihat di http://didik.blog.undip.ac.id/2012/09/02/tkc-305-sistem-digital-lanjut-2012/.

  1. Teknologi implementasi sistem digital, terutama menggunakan PLD
  2. Metodologi desain sistem digital dan pengantar HDL
  3. Dasar-dasar Pemrograman Verilog
  4. Desain rangkaian kombinasional dengan HDL. Materi pelengkap yang dapat digunakan: Modul2-RangkaianKombinasional-1 dan Modul3-RangkaianKombinasional-2
  5. Elemen rangkaian sekuensial: latch dan flip-flop
  6. Register dan Pencacah
  7. Desain rangkaian sekuensial sinkron (Moore)
  8. HDL untuk Elemen dan Rangkaian Sekuensial
    Read more…

Penjelasan Soal UTS Sistem Digital Lanjut

October 28th, 2014 No comments

Ujian Tengah Semester TA 2014/2014 untuk mata kuliah TKC-305 Sistem Digital Lanjut dilaksanakan hari Senin, 27 Oktober 2014. Ujian bersifat take home test, yang berarti mahasiswa mengerjakan solusi soal UTS tersebut bukan di kelas, alias di rumah. Solusi dikumpulkan paling lambat hari Jum’at, 31 Oktober 2014 jam 08.00. Solusi yang dikumpulkan lewat tanggal dan jam tersebut akan dinilai 0.

Untuk mengerjakan soal tersebut, mahasiswa harus sudah mempunyai topik aplikasi sistem digital yang dapat diimplementasikan dengan HDL dan bersifat unik. Mahasiswa dipersilahkan mengambilnya dari topik tugasnya masing-masing. Jika dijumpai topik dan solusi yang sama, maka nilai tiap mahasiswa akan dibagi berdasarkan jumlah mahasiswa dengan topik dan solusi yang sama tersebut.

Solusi diketik dan dicetak di kertas A4. Tulisan menggunakan bahasa Indonesia yang baku. Sistematika tulisan disesuaikan dengan soal. Tulisan menggunakan format paragraf 1.5 spasi, huruf Times New Roman 12pt. Ketentuan lain standar saja, misalnya margin.

Solusi desain yang diinginkan adalah hanya sampai simulasi dan analisisnya. Sintesis dan skematik RTLnya tidak diperlukan.

Aplikasi sistem digital yang akan diimplementasikan dapat terdiri atas modul-modul kombinasional dan sekuensial. Modul kombinasional meliputi gerbang dan rangkaian logika, multiplekster, enkoder, dekoder, demultiplekser, konverter kode, unit penjumlah, pengurang, komparator, pengali, pembagi, dan modul lainnya. Modul sekuensial meliputi latch, flip-flop, register, pencacah, FSM (finite state machine), RAM dan modul lainnya. Modul generator juga dapat digunakan misalnya generator sinyal detak (clock).

Read more…

Sistem Digital

September 28th, 2014 No comments

978-602-262-211-6-1254Sistem Digital: Analisis, Desain dan Implementasi
Penulis: Eko Didik Widianto
ISBN : 978-602-262-211-6
Penerbit: Graha Ilmu
Cetakan Tahun : 2014 (cetakan 1)
Halaman : XLIV+452 (lihat daftar isi, daftar gambar, daftar tabel dan kata pengantar)
Harga : Rp.219.800Rp.120.000 (di luar ongkos kirim) [Form pemesanan]
Secara khusus, buku ini ditujukan untuk mahasiswa program studi/jurusan Sistem Komputer yang sedang mengambil mata kuliah Sistem Digital. Namun, buku ini juga dapat digunakan sebagai buku ajar mata kuliah sistem/teknik/elektronika digital di program studi/jurusan lain seperti Teknik Elektro, Teknik Informatika dan Ilmu Komputer.

DeskripsiStandar KompetensiSistematikaPresentasi KuliahContoh UTS/UASPemesananSaran & Komentar

Deskripsi Buku

Buku ini membahas dasar-dasar sistem digital mulai dari konsep, analisis, perancangan, implementasi dan evaluasi rangkaian logika. Konsep dan analisis rangkaian logika meliputi gerbang logika, ekspresi dan persamaan logika, aljabar Boolean, representasi bilangan digital dan operasi aritmetika. Perancangan (sintesis) ditujukan untuk menghasilkan rangkaian logika yang optimal (seringkali minimal) dengan menyederhanakan persamaan logika menggunakan aljabar Boolean, peta Karnaugh dan metode tabular Quine-McKluskey. Perancangan juga dilakukan untuk menghasilkan rangkaian kombinasional dan/atau sekuensial. Perancangan rangkaian sekuensial sinkron dilakukan menggunakan mesin keadaan terbatas (FSM, finite state machine) model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL (transistor-transistor logic). Evaluasi rangkaian dilakukan untuk menverifikasi desain rangkaian lewat pengujian atau menggunakan program bantu simulator.

Kembali ke atas

Standar Kompetensi yang Diharapkan

Buku ini disusun secara runut mulai dari konsep, perancangan, implementasi dan evaluasi suatu rangkaian digital sehingga diharapkan mampu memberikan pemahaman yang komprehensif
kepada mahasiswa. Setelah mempelajarinya, mahasiswa diharapkan mampu memahami tentang konsep dasar sistem digital dan menganalisis kebutuhan sistem tersebut dengan tepat. Dengan pemahaman konsep tersebut, mahasiswa akan mampu merancang, mengimplementasikan menggunakan teknologi TTL, mengevaluasi dan mengkomunikasikan solusi desain sistem digital tersebut dengan jelas, runut dan tepat baik tertulis maupun lisan.

Kembali ke atas

Sistematika Penulisan

Buku ini terbagi atas 5 bagian dan 12 bab sebagai berikut:

  1. Bagian Sistem Digital.
    Bagian ini terdiri atas 2 bab, yaitu Bab 1 tentang penjabaran sistem digital secara umum dan Bab 2 tentang konsep dasar rangkaian logika.
  2. Bagian Rangkaian Logika Minimal.
    Bagian ini terdiri atas 3 bab, yaitu Bab 3 tentang proses perancangan (sintesis) rangkaian logika minimal menggunakan aljabar Boolean, Bab 4 tentang proses sintesis rangkaian logika minimal menggunakan peta Karnaugh untuk menyerdahanakan persamaan fungsi logika dan Bab 5 tentang teknik penyederhanaan fungsi logika untuk memperoleh rangkaian minimal menggunakan metode tabular Quine-McCluskey.
  3. Bagian Teknologi Implementasi
    Bagian ini terdiri atas 2 bab, yaitu Bab 6 tentang prinsip kerja transistor CMOS untuk melakukan fungsi-fungsi logika dasar dan Bab 7 tentang implementasi IC TTL standar seri 7400 untuk rangkaian logika minimum.
  4. Bagian Sistem Bilangan Digital
    Bagian ini terdiri atas 2 bab, yaitu Bab 8 tentang representasi data digital (bilangan bulat/pecahan bertanda/tak bertanda, angka, karakter) dan Bab 9 tentang operasi bilangan biner berupa penjumlahan dan pengurangan untuk bilangan bulat dan pecahan fixed-point.
  5. Bagian Rangkaian Digital
    Bagian ini terdiri atas 3 bab, yaitu Bab 10 tentang rangkaian kombinasional dan blok komponen penyusunnya, Bab 11 tentang elemen rangkaian sekuensial berupa latch dan flip-flop serta tipe dan karakteristiknya masing-masing serta Bab 12 tentang perancangan rangkaian sekuensial sinkron menggunakan FSM Moore dan Mealy serta implementasinya.

Kembali ke atas

Penyajian dalam Kuliah

Buku ini dapat disajikan dalam perkuliah selama 16 minggu pertemuan. Contoh GBPP dapat diunduh dari link berikut.

Contoh penyajian buku ini dalam kuliah Sistem Digital yang diambil oleh mahasiswa semester 2 adalah sebagai berikut: (file pdf lecture note dapat diunduh dengan meng-klik link bahasan)

PertemuanBahasanBab
1

Pendahuluan Sistem Digital [Presentasi]

Sistem digital dan representasi diskrit * Perangkat digital dan pengantar teknologi rangkaian terintegrasi (IC) * Metodologi desain sistem digital dan abstraksi digital

1
2

Konsep Rangkaian Logika [Presentasi]

Representasi biner dan saklar sebagai elemen biner * Variabel dan fungsi logika * Ekspresi dan persamaan logika * Tabel kebenaran * Gerbang dan rangkaian logika * Analisis rangkaian * Diagram Pewaktuan

2
 3

Aljabar Boolean dan Sintesis Rangkaian Logika [Presentasi]

Aljabar Boolean: aksioma, teorema, dan hukum * Diagram Venn * Manipulasi aljabar * Sintesis ekspresi logika dari tabel kebenaran * minterm/SOP dan maxterm/POS beserta notasinya * Konversi SOP <-> POS * Rangkaian AND-OR, OR-AND * Rangkaian NAND-NAND, NOR-NOR

3
 4

Peta Karnaugh dan Rangkaian Multi-Keluaran (Bagian 1) [Presentasi]

Peta Karnaugh: 2/3/4/5-variabel * Strategi minimisasi rangkaian * Minimisasi SOP (grouping minterm) * Kondisi don’t care

 4.1-4.1.7
5

Peta Karnaugh dan Rangkaian Multi-Keluaran (Bagian 2) [Presentasi]

Peta Karnaugh untuk POS: 2/3/4/5-variabel * Minimisasi POS * Rangkaian multi keluaran

4.1.8-4.2
6

Metode Tabular Quine-McKluskey dan Program Bantu Komputer [Presentasi]

Metode Quine-McKluskey atau tabular * Program bantu komputer untuk sintesis dan analisis: Bmin, Qmls, Qucs

 5
 7

Rangkaian Logika CMOS [Presentasi]

Saklar transistor * NMOS, PMOS dan CMOS * Gerbang logika CMOS * Buffer, tristate dan gerbang transmisi (TG) * CMOS untuk buffer dan TG *  Gerbang XOR dan XNOR beserta aplikasinya

 6
 8

Rangkaian TTL Standar [Presentasi]

IC TTL Standar seri 7400 untuk fungsi logika dasar * metodologi desain rangkaian digital menggunakan IC TTL 7400 * tinjauan praktikal implementasi untuk jaminan kehandalan sinyal

 7
 9

Representasi Data Digital (Bagian 1) [Presentasi]

Representasi posisional: bilangan tak bertanda (unsigned), desimal, biner, oktal dan hexadesimal * Konversi bilangan * Bilangan bertanda (signed): sign-magnitude, 1’s complement, 2’s complement

 8.1-8.2
10

Representasi Data Digital (Bagian 2) [Presentasi]

Bilangan fixed-point, floating-point, BCD dan ASCII

8.3-8.4
 11

Operasi dan Rangkaian Aritmetika Biner [Presentasi]

Unit penjumlah 1-bit: half-adder (HA) dan full-adder (FA) * Operasi aritmetika biner * Overflow aritmatika * Ripple carry adder * Rangkaian penjumlah/pengurang * kondisi overflow dan rangkaian detektornya * Desain fast adder: carry-lookahead adder (CLA) * Desain dan simulasi fast adder 32-bit * implementasi rangkaian aritmetika dengan IC TTL 7400

 9
 12

Rangkaian Kombinasional (Bagian 1) [Presentasi]

Rangkaian kombinasional * Multiplekser dan  enkoder  * Teorema ekspansi Shannon * Desain rangkaian kombinasional

 10.1-10.2
13

Rangkaian Kombinasional (Bagian 2) [Presentasi]

Rangkaian kombinasional * Dekoder, demultiplekser dan code converter * Desain rangkaian kombinasional

10.3-10.4
 14

Rangkaian Sekuensial (Bagian 1) [Presentasi]

SR Latch (Set-Reset) * Gated Latch * Sensitivitas: level vs transisi * Master-slave D (Data) flip-flop * Edge-triggered D flip-flop * T (Toggle) flip-flop * JK flip-flop

 11.1-11.3
15

Rangkaian Sekuensial (Bagian 2) [Presentasi]

Register n-bit * Register geser * Pencacah: naik dan turun, asinkron dan sinkron

11.4-11.5
 16

Perancangan Rangkaian Sekuensial Sinkron [Presentasi]

Finite state machine/FSM * Diagram, tabel dan valuasi state * Desain mesin Moore * Implementasi dengan D-, T- dan JK- flip-flop * Ketentuan penugasan keadaan Desain mesin Mealy * Penyederhanaan state: partitioning * Desain penjumlah serial dengan mesin Moore dan Mealy

 12

Kembali ke atas

Contoh Soal UTS/UAS

  1. UTS-TSK205-SistemDigital-2011 [unduh]
  2. UAS-TSK205-SistemDigital-2011 [unduh]
  3. UAS-TSK205-SistemDigital-2011-SP [unduh]
  4. UTS-TSK205-SistemDigital-2012 [unduh]
  5. UAS-TSK205-SistemDigital-2012 [unduh]
  6. UAS-TSK205-SistemDigital-2012-SP [unduh]
  7. UTS-TSK205-SistemDigital-2013 [unduh]
  8. UAS-TSK205-SistemDigital-2013 [unduh]
  9. UAS-TSK205-SistemDigital-2013-SP [unduh]
  10. UTS-TKC205-SistemDigital-2014 [unduh]
  11. UAS-TKC205-SistemDigital-2014 [unduh]

Kembali ke atas

Pemesanan/Pembelian Buku

Pemesanan buku dapat dilakukan melalui email didik@live.undip.ac.id atau SMS/telpon ke 0811293123, yang berisi jumlah buku yang ingin dipesan, nama dan alamat pengiriman. Harga tiap buku adalah Rp.219.800Rp.120.000 (di luar ongkos kirim). Pemesanan juga dapat dilakukan dengan mengisi Form Pemesanan. Bonus CD/DVD berisi file GBPP, SAP dan materi kuliah.

Buku ini juga dapat dibeli langsung di Program Studi Sistem Komputer Fak. Teknik Undip Tembalang Semarang, toko buku Gramedia atau toko buku lainnya. Pembelian secara online dapat juga dilakukan langsung ke situs Graha Ilmu.

Kembali ke atas

Saran kepada Penulis

Pertanyaan, saran, komentar dan kritik membangun terkait buku ini dan penerapannya dapat disampaikan kepada Penulis lewat email didik@live.undip.ac.id.
Penulis juga dapat ditemui di Program Studi Sistem Komputer, Fakultas Teknik Undip. Gedung Dekanat FT Undip, Jl. Prof. Sudarto, SH, Tembalang, Semarang, Jawa Tengah.

Kembali ke atas

Skip to toolbar