Tag Archives: aljabar boolean

Aljabar Boolean dan Sintesis Rangkaian Logika

3_rangkaian-AND-OR_and_OR-AND-dontcareDalam melakukan proses analisis dan sintesis diperlukan satu model untuk mendeskripsikan fungsi logika. Salah satu model yang digunakan adalah deskripsi secara aljabar yang dikenal dengan aljabar Boolean. Aljabar Boolean ini menyediakan pondasi dalam teknologi digital modern saat ini untuk proses pemikiran dan penalaran logika.

Proses sintesis bertujuan untuk merancang rangkaian logika optimal berdasarkan kebutuhan fungsional sistem yang diinginkan. Kebutuhan sistem dapat dinyatakan dalam deskripsi tekstual, tabel kebenaran maupun diagram pewaktuan. Rangkaian logika optimal ini jika tidak ada konstrain (misalnya waktu sintesis), sasarannya adalah rangkaian yang minimal atau paling sederhana. Rangkaian logika minimal diperoleh dari persamaan logika yang paling sederhana. Penyederhanaan persamaan logika dapat dilakukan menggunakan aljabar Boolean, peta Karnaugh dan metode tabulan Quine McKluskey. Continue reading Aljabar Boolean dan Sintesis Rangkaian Logika

Aljabar Boolean dan Sintesis Rangkaian Logika

Dalam melakukan proses analisis dan sintesis diperlukan satu model untuk mendeskripsikan fungsi logika. Salah satu model yang digunakan adalah deskripsi secara aljabar yang dikenal dengan aljabar Boolean. Aljabar Boolean ini menyediakan pondasi dalam teknologi digital modern saat ini untuk proses pemikiran dan penalaran logika.

Proses sintesis rangkaian bertujuan untuk merancang rangkaian logika optimal berdasarkan kebutuhan fungsional sistem yang diinginkan. Kebutuhan sistem dapat dinyatakan dalam deskripsi tekstual, tabel kebenaran maupun diagram pewaktuan. Rangkaian logika optimal ini jika tidak ada konstrain (misalnya waktu sintesis), sasarannya adalah rangkaian yang minimal atau paling sederhana. Rangkaian logika minimal diperoleh dari persamaan logika yang paling sederhana. Penyederhanaan persamaan logika dapat dilakukan menggunakan aljabar Boolean, peta Karnaugh dan metode tabular Quine McKluskey.

Dalam bab ini akan dibahas proses sintesis rangkaian logika minimal tersebut dengan menggunakan aljabar Boolean, yaitu meliputi:

  • aljabar Boolean: aksioma, teorema, dan hukum
  • diagram Venn
  • penyederhanaan persamaan secara aljabar
  • sintesis ekspresi logika dari tabel kebenaran
  • minterm, persamaan SOP (sum of product, penjumlahan dari operasi perkalian) dan notasi kanonik SOP
  • Maxterm, persamaan POS (product of sum, perkalian dari operasi penjumlahan) dan notasi kanonik POS
  • konversi SOP ke POS dan sebaliknya
  • rangkaian dua level AND-OR dan OR-AND
  • rangkaian dua level NAND-NAND dan NOR-NOR

Setelah mempelajari bab ini, mahasiswa diharapkan akan mampu: Continue reading Aljabar Boolean dan Sintesis Rangkaian Logika

Desain Rangkaian Logika Minimal

Minggu ini, pembelajaran kuliah Sistem Digital saya mulai dengan kuis (ujian kecil), baik untuk kelas A maupun B. Kuis ini bertujuan untuk mengevaluasi hasil belajar mahasiswa tentang rangkaian logika, mulai konsep, desain dan analisisnya. Materi ujian yang diambil adalah bab 2 (rangkaian logika) dan bab 3 (aljabar Boolean). Soalnya sederhana.

Kebutuhan fungsional sistem dinyatakan dengan persamaan logika 3 variabel dalam bentuk kanonik SOP (sum-of-product) dan/atau POS (product-of-sum). Desain ditujukan untuk menghasilkan rangkaian logika yang paling sederhana dari persamaan tersebut menggunakan penyederhanaan secara aljabar. Kemudian, mahasiswa menganalisis rangkaian tersebut dengan memberikan nilai masukan ke ketiga masukan tersebut.

Soal dan jawaban mahasiswa untuk kelas A dan kelas B adalah sebagai berikut:
Continue reading Desain Rangkaian Logika Minimal

Kuliah TKC-205 Sistem Digital (2012)

Kredit:2 SKS Kuliah, 1 SKS Praktikum (TKC-309)
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)
email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, tugas, diskusi kelompok
Durasi:±14 Minggu

Jadwal (lihat jadwal lengkap, 20130228) )

  • Kelas A, Hari Senin, jam 11.10 – 12.50, Ruang D304
  • Kelas B, Hari Selasa, jam 07.50 – 09.30, Ruang D205

Pengumuman

  • (2/3/13) Kuliah perdana Sistem Digital TKC-205 akan dimulai hari Senin 4 Maret 2013 (Kelas A) dan hari Selasa 5 Maret 2013 (Kelas B). Peserta mata kuliah diharapkan mempersiapkan materi yang akan dibahas.

Deskripsi Kuliah

Kuliah ini merupakan kuliah wajib di jurusan Sistem Komputer, yang mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, gerbang logika, analisis dan sintesis rangkaian logika, perancangan rangkaian logika minimal, teknologi implementasi dengan CMOS dan PLD, representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter. Teknologi implementasi diarahkan menggunakan chip standar (IC) TTL dan CMOS (complementary metal oxide semiconductor).

Dasar-dasar sistem digital yang dipelajari meliputi 7 bagian berikut: Continue reading Kuliah TKC-205 Sistem Digital (2012)

UTS TSK-205 Sistem Digital

Ujian tengah semester untuk mata kuliah TSK-205 Sistem Digital dilaksanakan hari ini (Rabu, 20 April 2011 jam 07.30). UTS ini diikuti oleh mahasiswa R1 dan R2 angkatan 2010. Tempat ujian dibagi menjadi 4 ruang untuk 120-an mahasiswa.

Ujian ini mengevaluasi pemahaman mahasiswa tentang sintesis dan analisis rangkaian logika. Satu problem desain dideskripsikan, yaitu berupa 3 buah fungsi dengan 4-variabel. Mahasiswa harus mendesain rangkaian minimum masing-masing 3 buah fungsi tersebut dan juga rangkaian multi-keluaran. Dalam desain, mahasiswa bebas memilih metode penyederhanaan fungsi baik dengan aljabar, K-map maupun tabular Quine. Rangkaian logika dan bentuk persamaan fungsinya juga bebas, bisa dalam bentuk SOP maupun POS, rangkaian 2-level maupun multilevel.

Kemudian, dari rangkaian multilevel, dilakukan analisis dengan 5 buah data untuk menguji rangkaian yang telah didesain.

Waktu ujian adalah 90 menit. Saya harus membatasi soal disesuaikan dengan waktu pengerjaan, misalnya jumlah prime implicant tiap fungsi dibatasi 3. Ini akan banyak mengurangi waktu pengerjaan.

Saat mahasiswa mengerjakan soal ujian, sempat juga saya masuk ke ruang. Ambil gambar, melihat ekspresi mahasiswa yang serius :D. Sempat juga membuat solusi UTS. Silahkan download sebagai referensi. Saya katakan ini adalah salah satu desain rangkaian untuk problem di atas. Ada kemungkinan desain lain.

File: salah satu solusi UTS TSK-205