Tag Archives: Desain FPGA

TKC305 Sistem Digital Lanjut (2015)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, latihan, tugas
Waktu:±14 Minggu (termasuk UTS dan UAS)
Silabus:Lihat rencana perkuliahan / GBPP

Deskripsi Kuliah
TKC305 Sistem Digital Lanjut ini merupakan mata kuliah lanjutan dari TKC-205 Sistem Digital di Program Studi Sistem Komputer Fak. Teknik Undip.

Di TKC-205, mahasiswa telah mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS (Complementary Metal Oxide Semiconductor) dan mengimplementasikannya menggunakan chip standar (TTL/CMOS), representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter.

Di TKC-305, mahasiswa akan belajar tentang desain dan implementasi rangkaian kombinasional dan sekuensial tersebut menggunakan devais terprogram (CPLD/FPGA) berbasis Xilinx. Mahasiswa akan memprogram HDL (Hardware Description Language) untuk mendeskripsikan hardware sistem. Bahasa HDL yang digunakan untuk implementasi sistem digital terprogram adalah Verilog.

Kuliah TKC305 Sistem Digital Lanjut mempelajari hal-hal sebagai berikut:

  1. Teknologi implementasi sistem digital: gerbang logika CMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untuk mengimplementasikan sistem
  2. Desain rangkaian kombinasional: multiplekser, dekoder, enkoder, kode konverter, komparator dan deskripsi HDLnya
  3. Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T, JK), register, shift register, counter/pencacah up/down sinkron dan asinkron, pencacah lainnya dan deskripsi HDLnya
  4. Desain rangkaian sekuensial sinkron: FSM meliputi diagram, tabel dan assignment state serta pemilihan flip-flop untuk implementasi, model Moore, model Mealy, desain FSM dengan HDL, minimisasi state, contoh implementasi (serial adder, counter) dan analisisnya
  5. Desain rangkaian sekuensial asinkron: analisis, sintesis, reduksi dan assignment state serta contoh desainnya

Mata kuliah prasyarat: TKC-205 Sistem Digital
Mata kuliah yang berkaitan adalah TKC-211 (Teknik Mikroprosesor). TKC-305 juga akan menjadi prasyarat untuk kuliah pilihan TKC-405 Desain Sistem VLSI dan TKC-241 Perancangan Mikroprosesor.

Pengumuman

  • <n.a>

Continue reading TKC305 Sistem Digital Lanjut (2015)

Instalasi Xilinx ISE Webpack di Linux Ubuntu

Artikel ini menjabarkan langkah-langkah instalasi Xilinx ISE Webpack versi 11.1 di Linux uBuntu Lucid. Software Xilinx ISE Webpack ini kemudian akan digunakan dalam kuliah dan praktikum Sistem Digital Lanjut sebagai IDE (Integrated Development Environment) dalam pengembangan sistem digital, baik kombinasional maupun sekuensial.

Xilinx ISE merupakan software IDE untuk mengembangkan suatu sistem digital di atas Xilinx CPLD maupun FPGA. Xilinx menyediakan 2 paket software, yaitu 1) Xilinx ISE Design Suite dan 2) Xilinx ISE Webpack yang tak berbayar.Untuk kuliah Sistem Digital Lanjut, software yang akan digunakan adalah Xilinx ISE Webpack, sedangkan board praktikum yang digunakan adalah Starter Kit Xilinx Spartan-3E dengan device FPGA Spartan-3E XS3S500E yang didukung oleh versi Webpack.

Webpack ini berisi tool-tool opensource untuk mendesain sistem digital mulai dari entry design, sintesis, implementasi dan download bit konfigurasi (semacam file biner di pemrograman) untuk diimplementasikan di device FPGA Spartan-3E.

Secara umum langkah yang perlu dilakukan adalah:

  1. langkah persiapan, mulai dari DVD kode sumber, OS Linux Ubuntu dan paket dependensinya;
  2. Instalasi software
  3. Mendapatkan lisensi (free) dan mengaplikasikannya ke software;

Download selengkapnyahttp://didik.blog.undip.ac.id/files/2012/09/Instalasi-Xilinx-ISE.pdf