Tag Archives: FSM

Desain Rangkaian Sekuensial Sinkron dengan FSM

Materi tentang desain rangkaian sekuensial sinkron telah diupdate. Materi ini merupakan bahan ajar kuliah Sistem Digital Lanjut di prodi Sistem Komputer Undip.

Rangkaian ini dirancang dari diagram FSM (finite state machine) menggunakan flip-flop D (data), T (toggle) dan JK. Teknik merancang rangkaian sekuensial ini akan diperlukan jika kita ingin membuat sistem digital yang bekerja secara sekuensial, yaitu keluaran sistem tidak hanya tergantung dari masukan, tapi juga dari keluaran sebelumnya. Sistem kemudian dapat diimplementasikan dengan menggunakan flip-flop di keluarga 74xx.

Materi yang dibahas meliputi konsep rangkaian sekuensial sinkron, analisis kebutuhan, desain FSM (model Moore): tabel keadaan, pemberian nilai keadaan, peta next-state dan peta keluaran,implementasi menggunakan DFF (data flip-flop/D), TFF (toggle flip-flop /T) dan JKFF (JK flip-flop), serta aturan-aturan dalam pemberian nilai keadaan agar dihasilkan rangkaian yang lebih efisien. Penjabaran materi dilakukan berdasarkan contoh-contoh desain kebutuhan rangkaian.

Continue reading Desain Rangkaian Sekuensial Sinkron dengan FSM