Tag Archives: POS

Kuliah TSK-205 Sistem Digital (2011)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)
email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, tugas, diskusi kelompok
Durasi:±14 Minggu

Pengumuman

Deskripsi Kuliah

Kuliah ini merupakan kuliah inti di jurusan Sistem Komputer, yang mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, gerbang logika, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS dan PLD, representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter. Teknologi implementasi diarahkan menggunakan chip standar TTL dan CMOS.

Dasar-dasar sistem digital yang dipelajari meliputi 7 bagian berikut:

  1. Sistem digital dan metodologi desain;
  2. Rangkaian logika: konsep, aljabar Boolean, gerbang logika, analisis, sintesis, minimisasi rangkaian menggunakan peta Karnaugh dan metode Quine-McKluskey, serta rangkaian multilevel;
  3. Teknologi implementasi: CMOS dan tinjauan praktis, teknologi chip;
  4. Representasi bilangan dan rangkaian aritmetika: unsigned, signed, fixed-point, floating point, operasi aritmetika dan desain rangkaian;
  5. Blok rangkaian kombinasional;
  6. Rangkaian sekuensial: elemen dasar latch dan flip-flop, register, pencacah, SRAM;
  7. Desain rangkaian sekuensial sinkron: finite state machine/FSM, model Moore dan Mealy;

Kuliah TSK205 menjadi landasan untuk mata kuliah lanjut, seperti TSK305 (Teknik Mikroprosesor), TSK307 (Organisasi Komputer), TSK505 (Sistem Digital Lanjut) dan TSK507 (Sistem Embedded).

Continue reading Kuliah TSK-205 Sistem Digital (2011)

UTS TSK-205 Sistem Digital

Ujian tengah semester untuk mata kuliah TSK-205 Sistem Digital dilaksanakan hari ini (Rabu, 20 April 2011 jam 07.30). UTS ini diikuti oleh mahasiswa R1 dan R2 angkatan 2010. Tempat ujian dibagi menjadi 4 ruang untuk 120-an mahasiswa.

Ujian ini mengevaluasi pemahaman mahasiswa tentang sintesis dan analisis rangkaian logika. Satu problem desain dideskripsikan, yaitu berupa 3 buah fungsi dengan 4-variabel. Mahasiswa harus mendesain rangkaian minimum masing-masing 3 buah fungsi tersebut dan juga rangkaian multi-keluaran. Dalam desain, mahasiswa bebas memilih metode penyederhanaan fungsi baik dengan aljabar, K-map maupun tabular Quine. Rangkaian logika dan bentuk persamaan fungsinya juga bebas, bisa dalam bentuk SOP maupun POS, rangkaian 2-level maupun multilevel.

Kemudian, dari rangkaian multilevel, dilakukan analisis dengan 5 buah data untuk menguji rangkaian yang telah didesain.

Waktu ujian adalah 90 menit. Saya harus membatasi soal disesuaikan dengan waktu pengerjaan, misalnya jumlah prime implicant tiap fungsi dibatasi 3. Ini akan banyak mengurangi waktu pengerjaan.

Saat mahasiswa mengerjakan soal ujian, sempat juga saya masuk ke ruang. Ambil gambar, melihat ekspresi mahasiswa yang serius :D. Sempat juga membuat solusi UTS. Silahkan download sebagai referensi. Saya katakan ini adalah salah satu desain rangkaian untuk problem di atas. Ada kemungkinan desain lain.

File: salah satu solusi UTS TSK-205

Sintesis Rangkaian Logika

Sintesis dalam artikel ini mengacu ke proses untuk membangkitkan rangkaian logika dari deskripsi perilaku fungsional yang diinginkan. Dalam perancangan sistem digital, sintesis merupakan proses mapping rancangan RTL (register-transfer level) yang mendeskripsikan perilaku sistem digital ke dalam netlist level gerbang logika sesuai teknologi chip target yang digunakan.

Sintesis rangkaian logika ini telah dibahas di kuliah TSK-205 Sistem Digital. Di program studi Sistem Komputer – Undip, materi diberikan kepada mahasiswa S1 di semester 2. Sintesis rangkaian logika ini dibahas di pertemuan 1-3.

Materi kuliah 1 membahas tentang metodologi perancangan sistem. Kuliah 2 membahas tentang konsep rangkaian digital, fungsi logika, representasi fungsi logika dengan tabel kebenaran dan ekspresi logika, variabel, ekspresi dan persamaan logika, serta gerbang logika dan rangkaian logika. Kuliah 3 membahas tentang aljabar Boolean, sintesis rangkaian logika, persamaan sum-of-product (SOP) dan product-of-sum (POS), minterm, maxterm, dan bentuk kanonik SOP dan POS, penyederhanaan ekspresi menggunakan aljabar, implementasi rangkaian dengan susunan gerbang AND-OR, OR-AND, NAND-NAND dan NOR-NOR.

Ekstraksi materi-materi tersebut saya susun dalam handout tentang sintesis rangkaian logika. Pendalaman konsep dan langkah desain fundamental rangkaian digital (logika) ditekankan. Konsep dan langkah desain harus dipahami karena merupakan salah satu kompetensi dasar bagi mahasiswa sistem komputer dan menjadi landasan ilmu untuk kuliah-kuliah tingkat lanjut.

Continue reading Sintesis Rangkaian Logika

TSK-205 Sistem Digital (2010)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip) 

email: didik@at@undip(dot)ac(dot)id

Metode pengajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi
Waktu:±14 Minggu (pertemuan)

Deskripsi Kuliah

Dasar-dasar sistem digital: konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika optimal, teknologi implementasi dengan CMOS dan PLD, representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter, serta desain rangkaian sekuensial sinkron/FSM: model Moore dan Mealy. Teknologi implementasi diarahkan menggunakan chip standar TTL dan CMOS.

Kuliah TSK205 menjadi landasan untuk mata kuliah lanjut, seperti TSK305 (Teknik Mikroprosesor), TSK307 (Organisasi Komputer), TSK505 (Sistem Digital Lanjut) dan TSK507 (Sistem Embedded).

Continue reading TSK-205 Sistem Digital (2010)