Posts Tagged ‘prinsip kerja flip-flop’

Kuliah Sistem Digital Lanjut: Rangkaian Sekuensial

October 13th, 2012

Alhamdulillah. Saya telah mengupdate materi kuliah Sistem Digital Lanjut tentang elemen rangkaian sekuensial berupa latch dan flip-flop. Flip-flop dan latch ini merupakan elemen penyimpan data 1-bit dan digunakan dalam rangkaian sekuensial untuk menyimpan nilai keluaran sekarang. Materi ini akan disampaikan di perkuliahan minggu depan.

Materi yang dibahas meliputi:

  • pengantar rangkaian sekuensial dan kebutuhan memorinya
  • latch: set-reset (SR), gated SR dan data (D) serta kode HDL verilognya
  • flip-flop: master-slave, data flip-flop (DFF), DFF dengan preset dan clear (asinkron dan sinkron), toggle flip-flop (TFF) dan JK flip-flop serta kode HDL verilognya

Setelah mempelajari bab ini, mahasiswa diharapkan akan mampu:

  1. [C2] menjelaskan perbedaan antara latch dan flip-flop dengan tepat
  2. [C2] menjelaskan fungsi karakteristik latch (SR, D) dan flip-flop (D, T, dan JK) dengan tepat
  3. [C3] memprogram modul Verilog untuk flip-flop dan latch

Sebagai kegiatan terstruktur, mahasiswa diharapkan mencari dan meringkas prinsip kerja IC TTL 74xx berupa latch SR latch, D latch, data flip-flop, toggle flip-flop, JK flip-flop dan shift register. Dari tabel karakteristik TTL tersebut, mahasiswa membuat modul Verilognya.

Download materi kuliah.

 

 

Share on Facebook

TKC305 Sistem Digital Lanjut (2012)

September 2nd, 2012
Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, latihan, tugas
Waktu:±14 Minggu (termasuk UTS dan UAS)
Silabus:Lihat GBPP/SAP dan kontrak pembelajaran

Deskripsi Kuliah
TKC305 Sistem Digital Lanjut ini merupakan mata kuliah lanjutan setelah TSK-205 Sistem Digital di jurusan Sistem Komputer. Sebelumnya mata kuliah ini mempunyai kode TSK-505. Di TSK-205, mahasiswa telah mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS dan mengimplementasikannya menggunakan chip standar TTL (dan CMOS), representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter.

Di TSK-505, mahasiswa akan belajar tentang desain dan implementasi rangkaian kombinasional dan sekuensial tersebut menggunakan chip standar TTL (dan CMOS) untuk rangkaian yang lebih kompleks dan teknologi device terprogram (CPLD/FPGA) berbasis Xilinx. Bahasa HDL (Hardware Description Language) yang digunakan untuk merancang sistem digital terprogram adalah Verilog.

Kuliah TKC305 Sistem Digital Lanjut mempelajari hal-hal sebagai berikut:

  1. Teknologi implementasi sistem digital: gerbang logika CMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untuk mengimplementasikan sistem
  2. Desain rangkaian kombinasional: multiplekser, dekoder, enkoder, kode konverter, komparator dan deskripsi HDLnya
  3. Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T, JK), register, shift register, counter/pencacah up/down sinkron dan asinkron, pencacah lainnya dan deskripsi HDLnya
  4. Desain rangkaian sekuensial sinkron: FSM meliputi diagram, tabel dan assignment state serta pemilihan flip-flop untuk implementasi, model Moore, model Mealy, desain FSM dengan HDL, minimisasi state, contoh implementasi (serial adder, counter) dan analisisnya
  5. Desain rangkaian sekuensial asinkron: analisis, sintesis, reduksi dan assignment state serta contoh desainnya

Mata kuliah prasyarat: TSK-205/ (Sistem Digital)
Mata kuliah yang berkaitan adalah TSK-305 (Teknik Mikroprosesor) dan TSK-307 (Organisasi Komputer). TKC305 juga akan menjadi prasyarat untuk kuliah pilihan TKC405 Desain Sistem VLSI.

Web kuliah sebelumnya:

Pengumuman

» Read more: TKC305 Sistem Digital Lanjut (2012)

Share on Facebook

Page optimized by WP Minify WordPress Plugin