Tag Archives: register geser

Rangkaian Sekuensial

Rangkaian kombinasional yang telah dipelajari di bab sebelumnya mempunyai nilai keluaran di suatu waktu hanya ditentukan oleh nilai dari masukannya di waktu tersebut. Dalam rangkaian ini tidak ada penyimpanan informasi atau ketergantungan terhadap nilai keluaran sebelumnya. Contoh rangkaian kombinasional tersebut adalah multiplekser, enkoder, dekoder, demultiplekser, konverter kode dan ALU.

Selain rangkaian kombinasional, sistem komputer tersusun atas rangkaian sekuensial. Berbeda dengan rangkaian kombinasional, rangkaian sekuensial mempunyai nilai keluaran di suatu waktu ditentukan oleh nilai masukannya waktu itu dan keadaan rangkaian sebelumnya. Rangkaian ini membutuhkan elemen memori untuk menyimpan nilai keadaan dan/atau keluaran sebelumnya.

Elemen dasar untuk menyimpan data 1 bit adalah pengunci (latch) dan flip-flop. Rangkaian sekuensial n bit tersusun atas n buah elemen dasar flip-flop dan/atau latch. Contoh rangkaian sekuensial ini adalah register dan pencacah (counter).

Dalam bab ini akan dibahas tentang elemen rangkaian sekuensial, yaitu latch dan flip-flop serta tipe dan karakteristiknya masing-masing. Elemen-elemen ini kemudian disusun membentuk register dan pencacah n bit. Pokok bahasan di bab ini meliputi:

  • prinsip rangkaian sekuensial
  • elemen penyimpan 1 bit latch, yaitu set-reset latch (latch SR), latch SR tergerbang dan data latch (latch D) serta rangkaian logikanya
  • elemen penyimpan 1 bit flip-flop, meliputi
    • data flip-flop (DFF)
    • toggle flip-flop (TFF)
    • JK flip-flop (JKFF)
  • register data n bit dan register geser (shift register)
  • pencacah naik-turun
  • pencacah sinkron dan asinkron

Setelah mempelajari bab ini, mahasiswa akan mampu untuk: Continue reading Rangkaian Sekuensial

HDL untuk Rangkaian Sekuensial Sinkron

Kuliah TKC305 Sistem Digital Lanjut minggu ini akan membahas tentang HDL (hardware description language) untuk elemen dan rangkaian sekuensial (sinkron), meliputi modul flip-flop (D, T, JK), latch, register data, register geser, HDL untuk FSM Moore, dan modul pencacah. Sinkron berarti semua operasi rangkaian ini dikendalikan oleh sinyal clock, baik dengan transisi  (berbasis flip-flop) maupun level (berbasis latch).

Bahasa HDL yang digunakan adalah Verilog. Kode HDL harus bisa disintesis untuk FPGA Xilinx.

Setelah mempelajari materi ini, mahasiswa akan mampu untuk:

  1. [C5] memprogram modul Verilog untuk flip-flop, latch,register register geser dan pencacah sinkron/asinkron;
  2. [C6] mensimulasikan modul-modul tersebut;
  3. [C6] membuat modul-modul HDL tersintesis untuk counterdengan fungsi serupa dengan IC seri 74xx dan mensimulasikannya;

Continue reading HDL untuk Rangkaian Sekuensial Sinkron