Tag Archives: sekuensial

TKC305 Sistem Digital Lanjut (2012)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, latihan, tugas
Waktu:±14 Minggu (termasuk UTS dan UAS)
Silabus:Lihat GBPP/SAP dan kontrak pembelajaran

Deskripsi Kuliah
TKC305 Sistem Digital Lanjut ini merupakan mata kuliah lanjutan setelah TSK-205 Sistem Digital di jurusan Sistem Komputer. Sebelumnya mata kuliah ini mempunyai kode TSK-505. Di TSK-205, mahasiswa telah mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS dan mengimplementasikannya menggunakan chip standar TTL (dan CMOS), representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter.

Di TSK-505, mahasiswa akan belajar tentang desain dan implementasi rangkaian kombinasional dan sekuensial tersebut menggunakan chip standar TTL (dan CMOS) untuk rangkaian yang lebih kompleks dan teknologi device terprogram (CPLD/FPGA) berbasis Xilinx. Bahasa HDL (Hardware Description Language) yang digunakan untuk merancang sistem digital terprogram adalah Verilog.

Kuliah TKC305 Sistem Digital Lanjut mempelajari hal-hal sebagai berikut:

  1. Teknologi implementasi sistem digital: gerbang logika CMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untuk mengimplementasikan sistem
  2. Desain rangkaian kombinasional: multiplekser, dekoder, enkoder, kode konverter, komparator dan deskripsi HDLnya
  3. Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T, JK), register, shift register, counter/pencacah up/down sinkron dan asinkron, pencacah lainnya dan deskripsi HDLnya
  4. Desain rangkaian sekuensial sinkron: FSM meliputi diagram, tabel dan assignment state serta pemilihan flip-flop untuk implementasi, model Moore, model Mealy, desain FSM dengan HDL, minimisasi state, contoh implementasi (serial adder, counter) dan analisisnya
  5. Desain rangkaian sekuensial asinkron: analisis, sintesis, reduksi dan assignment state serta contoh desainnya

Mata kuliah prasyarat: TSK-205/ (Sistem Digital)
Mata kuliah yang berkaitan adalah TSK-305 (Teknik Mikroprosesor) dan TSK-307 (Organisasi Komputer). TKC305 juga akan menjadi prasyarat untuk kuliah pilihan TKC405 Desain Sistem VLSI.

Web kuliah sebelumnya:

Pengumuman

Continue reading TKC305 Sistem Digital Lanjut (2012)

Quiz#4 TSK205-Sistem Digital (Take Home Test)

Berikut soal quiz#4 TSK205-Sistem Digital. Materi yang diujikan adalah rangkaian kombinasional, sintesis multiplekser dengan teorema ekspansi Shannon dan elemen rangkaian sekuensial (flip-flop dan latch).

Ketentuan kuis ini adalah:

  1. Solusi tugas ditulis tangan
  2. Batas waktu pengumpulan hari Jum’at 24 Juni 2011 jam 15.00 di ruang dosen
  3. Berikan solusi yang tepat dan kumpulkan solusi tersebut secepatnya
  4. Bobot nilai untuk tiap kelas R1 atau R2:
    • 100% untuk 15 pengumpul solusi pertama (1-15)
    • 85% untuk 16-30
    • 70% untuk 31-50
    • 60% untuk sisanya
    • 0% jika tidak mengumpulkan dalam batas waktu yang ditentukan
  5. Daftar pengumpul dilihat dari absensi pengumpulan kuis
  6. Tiap bobot pengumpul harus memenuhi patokan nilai tertentu. Misalnya, untuk bobot 100% nilai harus di atas 85. Kalau tidak, bobot turun ke bawah (tergantung nilai)

Download Quiz4-TSK205-Sistem Digital.