Tag Archives: sinkron

Desain Rangkaian Sekuensial Sinkron

Dalam kuliah ini, mahasiswa diharapkan mampu menerapkan FSM model Moore untuk mendesain rangkaian sekuensial sinkron berupa  pencacah sinkron naik/turun, mensimulasikan modul tersebut dan membuat modul HDL tersintesis untuk pencacah tersebut dengan fungsi serupa dengan IC seri 74xx.

Materi kuliah meliputi:

  • FSM (Finite State Machine)
  • Model Moore dan Mealy
  • Desain FSM untuk rangkaian pencacah
  • Implementasi desain sebagai modul HDL
  • Analisis rangkaian pencacah up dan down, asinkron dan sinkron, counter dengan paralel load
  • Contoh desain modul rangkaian sekuensial tersintesis menggunakan Xilinx

Materi kuliah dan pendukungnya dapat didownload di link berikut:

TKC210 – Teknik Interface & Peripheral (2012)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)
email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, proyek mahasiswa
Evaluasi:UTS, UAS, tugas mandiri/kelompok
Waktu:±12 Minggu (pertemuan)
Silabus:Lihat GBPP/SAP TKC210 (2012/2013)

Deskripsi Kuliah

Di kuliah TKC210 Teknik Interface dan Peripheral ini, mahasiswa akan belajar tentang teknik untuk mengkoneksikan dan memprogram sistem mikrokomputer dengan peripheral masukan dan keluaran. Teknik ini meliputi interkoneksi antar-devais, sinyal elektrik dan logika serta protokol/signallingnya. Secara rinci, kuliah ini berisi materi pembelajaran sebagai berikut:

  1. Sistem mikrokomputer, meliputi CPU, memori, jalur bus, devais storage dan devais I/O lainnya;
  2. Sumber daya, clock, reset dan interupsi di sistem mikrokomputer;
  3. Teknik antarmuka port I/O digital paralel untuk peripheral masukan (push-button, saklar, keypad) dan peripheral keluaran (panel LED, 7-segmen, LCD alphanumerik dan, motor DC);
  4. Teknik pemrograman timer, counter, interupsi dan real-time clock (RTC);
  5. Teknik antarmuka Pulse Width Modulator (PWM);
  6. Teknik antarmuka serial asinkron UART;
  7. Teknik antarmuka serial sinkron, meliputi SPI, I2C (TWI) dan 1-wire;
  8. Teknik antarmuka USB;
  9. Teknik antarmuka ADC dan DAC;
  10. Teknik antarmuka RAM, flash dan dekodingnya;
  11. Desain mikrokomputer;

Kuliah TKC-210 ini berkaitan dan sinergis dengan kuliah TSK-305 (Teknik Mikroprosesor) dan TSK-307 (Organisasi Komputer) serta memberikan dasar dan teknik antarmuka untuk kuliah TSK-507 (Sistem Embedded).

Continue reading TKC210 – Teknik Interface & Peripheral (2012)

TKC305 Sistem Digital Lanjut (2012)

Kredit:2 SKS Kuliah, 1 SKS Praktikum
Dosen:Eko Didik Widianto (Lab Embedded, Siskom Undip)email: didik@at@undip(dot)ac(dot)id
Metode pembelajaran:tatap muka (2 x 50 menit), presentasi materi, diskusi, latihan, tugas
Waktu:±14 Minggu (termasuk UTS dan UAS)
Silabus:Lihat GBPP/SAP dan kontrak pembelajaran

Deskripsi Kuliah
TKC305 Sistem Digital Lanjut ini merupakan mata kuliah lanjutan setelah TSK-205 Sistem Digital di jurusan Sistem Komputer. Sebelumnya mata kuliah ini mempunyai kode TSK-505. Di TSK-205, mahasiswa telah mempelajari dasar-dasar sistem digital mulai dari konsep, aljabar Boolean, analisis dan sintesis rangkaian logika, rangkaian logika minimal, teknologi implementasi dengan CMOS dan mengimplementasikannya menggunakan chip standar TTL (dan CMOS), representasi bilangan dan operasi aritmetika, blok rangkaian kombinasional, rangkaian sekuensial: latch, flip-flop, register dan counter.

Di TSK-505, mahasiswa akan belajar tentang desain dan implementasi rangkaian kombinasional dan sekuensial tersebut menggunakan chip standar TTL (dan CMOS) untuk rangkaian yang lebih kompleks dan teknologi device terprogram (CPLD/FPGA) berbasis Xilinx. Bahasa HDL (Hardware Description Language) yang digunakan untuk merancang sistem digital terprogram adalah Verilog.

Kuliah TKC305 Sistem Digital Lanjut mempelajari hal-hal sebagai berikut:

  1. Teknologi implementasi sistem digital: gerbang logika CMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untuk mengimplementasikan sistem
  2. Desain rangkaian kombinasional: multiplekser, dekoder, enkoder, kode konverter, komparator dan deskripsi HDLnya
  3. Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T, JK), register, shift register, counter/pencacah up/down sinkron dan asinkron, pencacah lainnya dan deskripsi HDLnya
  4. Desain rangkaian sekuensial sinkron: FSM meliputi diagram, tabel dan assignment state serta pemilihan flip-flop untuk implementasi, model Moore, model Mealy, desain FSM dengan HDL, minimisasi state, contoh implementasi (serial adder, counter) dan analisisnya
  5. Desain rangkaian sekuensial asinkron: analisis, sintesis, reduksi dan assignment state serta contoh desainnya

Mata kuliah prasyarat: TSK-205/ (Sistem Digital)
Mata kuliah yang berkaitan adalah TSK-305 (Teknik Mikroprosesor) dan TSK-307 (Organisasi Komputer). TKC305 juga akan menjadi prasyarat untuk kuliah pilihan TKC405 Desain Sistem VLSI.

Web kuliah sebelumnya:

Pengumuman

Continue reading TKC305 Sistem Digital Lanjut (2012)